Хочу попробовать реализовать алгоритмы SDR на ПЛИС. Есть чипы:
EPM3032ATC44-10N
EPM3064ATC44-10N
EPM7032SLC44-10N
Вопрос: какую целесообразнее использовать, и можно ли на них реализовать DSP алгоритмы достаточной сложности? На счет сложности программа минимум:
фазовращатель 8-10 порядка, сумматор, ФНЧ 7-9 порядка.
Программа максимум:
корректор фазы и амплитуды, ФНЧ 10-15 порядка, ну и еще на что хватит ПЛИС, например подавитель импульсных помех.
Полная версия этой страницы: SDR и ПЛИС
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(fant25 @ Sep 1 2009, 21:38) 
Хочу попробовать реализовать алгоритмы SDR на ПЛИС. Есть чипы:
EPM3032ATC44-10N
EPM3064ATC44-10N
EPM7032SLC44-10N
Вопрос: какую целесообразнее использовать, и можно ли на них реализовать DSP алгоритмы достаточной сложности? На счет сложности программа минимум:
фазовращатель 8-10 порядка, сумматор, ФНЧ 7-9 порядка.
Программа максимум:
корректор фазы и амплитуды, ФНЧ 10-15 порядка, ну и еще на что хватит ПЛИС, например подавитель импульсных помех.
EPM3032ATC44-10N
EPM3064ATC44-10N
EPM7032SLC44-10N
Вопрос: какую целесообразнее использовать, и можно ли на них реализовать DSP алгоритмы достаточной сложности? На счет сложности программа минимум:
фазовращатель 8-10 порядка, сумматор, ФНЧ 7-9 порядка.
Программа максимум:
корректор фазы и амплитуды, ФНЧ 10-15 порядка, ну и еще на что хватит ПЛИС, например подавитель импульсных помех.
Типа шутка? Туесос реинкарнировался?
Нет, не шутка. Входные данные: 24 бит 96 кГц.
Ну, а на счет смайла.. то нормальный чел написал бы почему нельзя реализовать, а не пальцем у виска крутил...
Ну, а на счет смайла.. то нормальный чел написал бы почему нельзя реализовать, а не пальцем у виска крутил...
Цитата(fant25 @ Sep 1 2009, 22:10)
Нет, не шутка. Входные данные: 24 бит 96 кГц.
Ну, а на счет смайла.. то нормальный чел написал бы почему нельзя реализовать, а не пальцем у виска крутил...
Ну, а на счет смайла.. то нормальный чел написал бы почему нельзя реализовать, а не пальцем у виска крутил...
Указанные вами микросхемы совсем не подходят для DSP. Это маленькие CPLD, имеющие в своем составе 32(EPMx032) и 64(EPM3064) логические ячейки (LC).Для примера: один 24 битный сумматор займет 24LC, уж не говоря об умножителях.
Для цифровой обработки сигналов нужно нечто с тысячей-другой логических элементов. Это FPGA. Например третий циклон EP3C5E144 - около 5000 LE. А у CPLD - совсем другое назначение.
P.S. А вообще, для 24бит 96кГц лучше взять какой-нибудь DSP процессор. Можно даже не DSP: ARM9 тоже многое может успеть сделать. На проце значительно легче реализовывать алгоритмы ЦОС, особенно сложные.
Цитата(Artem_Petrik @ Sep 1 2009, 22:27)
Указанные вами микросхемы совсем не подходят для DSP. Это маленькие CPLD, имеющие в своем составе 32(EPMx032) и 64(EPM3064) логические ячейки (LC).Для примера: один 24 битный сумматор займет 24LC, уж не говоря об умножителях.
Больше.
Цитата
Для цифровой обработки сигналов нужно нечто с тысячей-другой логических элементов. Это FPGA. Например третий циклон EP3C5E144 - около 5000 LE. А у CPLD - совсем другое назначение.
Любая fpga. Вообще, по QuickSilver SDR QSR1 гуглите.
Цитата
P.S. А вообще, для 24бит 96кГц лучше взять какой-нибудь DSP процессор. Можно даже не DSP: ARM9 тоже многое может успеть сделать. На проце значительно легче реализовывать алгоритмы ЦОС, особенно сложные.
А еще проще PC взять, с java или что там?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.