Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: объединение ног FPGA для большего тока
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
SFx
вот подумал, что если для увеличения нагрузочной способности Pin'ы объединить в пары или триады...

к примеру,
LEDA(1 downto 0)<="11";

и все это дело к светодиоду;

понятное дело у каждого пина свой skew, но все таки они попарно объединены и значит и ток можно увеличить?
Builder
Цитата(SFx @ Dec 17 2009, 18:29) *
вот подумал, что если для увеличения нагрузочной способности Pin'ы объединить в пары или триады...
к примеру,
LEDA(1 downto 0)<="11";
и все это дело к светодиоду;
понятное дело у каждого пина свой skew, но все таки они попарно объединены и значит и ток можно увеличить?

У меня знакомый так делал для того, что-бы фронты были лучше на большой скорости (сотни мег), только вот не помню,
были ли то рекомендации алтеры, или он сам так придумал делать.
des00
Цитата(SFx @ Dec 17 2009, 10:29) *
понятное дело у каждого пина свой skew, но все таки они попарно объединены и значит и ток можно увеличить?


Если вспомнить логику на рассыпухе то так делали для одной микросхемы, т.к. пины работали на одном питании. Для фпга думаю тоже можно сделать, но вот смысла не вижу. Индикаторный светляк можно зажигать от 5-10ма, а на более мощные я бы поставил полевичок или драйвер.
SFx
Цитата(des00 @ Dec 17 2009, 21:00) *
... на более мощные я бы поставил полевичок или драйвер...

Иногда, это усложнение конструкции. я рассматриваю в случае единичных потребителей нагрузок...
SM
Все без проблем, только не забывайте 2 вещи:
1) Ограничение по SSO - ну и если речь именно о светодиодах, сделайте этим выходам slow slew rate.
2) Обязательно чтобы пины работали выходами триггеров каждый в своей IO-ячейке, чтобы не было сквозняков от разной задержки в разводке от триггера в LE к пину. Т.е. разрешить register duplication и запретить remove redundant хлама, а то синтезатор сделает один регистр и разводку к трем пинам.
SFx
Цитата(SM @ Dec 18 2009, 00:37) *
Все без проблем, только не забывайте 2 вещи....

Спасибо, что уточнили такие детали.
Shivers
Мы такое делаем в ASIC, когда требуется сделать открытый коллектор. Используемые библиотеки просто не могут обеспечить достаточный выходной ток, поэтому приходится делать по четыре контактных площадки вместо одной, и объединять уже при разварке кристалла - 4 контактных площадки развариваются на один пин корпуса.
В ПЛИС я так тоже пару раз делал, но очень давно, еще когда FLEX 10K в ходу были.
RYury
В альтеровских MAXах объединяли до трех ног вместе, с целью получить больший выходной ток, ибо просчитались в начале при разработке, - девайс работал. А правильней бы было через транзистор.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.