Требования такие:
- Две раздельные внешние шины по 32 бита, одна с поддержкой uDDR/uDDR2, вторая - классического асинхронного хлама (типа NOR-флеши). Вторая шина допустима 16-битная.
- Желательно VLYNQ или подобное.
- ДМА-контроллер с возможностью пересылки с одной шины на другую без загрузки ядра.
- Тактовая чем выше, тем лучше. Не меньше 500-600 МГц.
- Кешей, и побольше.
- Других интерфейсов, кроме двух параллельных шин, НЕ НУЖНО.
- Внутренней флеши НЕ НУЖНО.
- Плавающей точки, видео, аудио, и прочих сопроцессоров НЕ НУЖНО.
- MMU не нужно.
Ищется более дешовая альтернатива 64-м TMSам (именно http://focus.ti.com/lit/ds/symlink/tms320c6424.pdf ) для задачки, где ЦОС нет ни грамма, но есть много работы c немалыми объемами данных в памяти, и солидные потоки из/в FPGA.