Полная версия этой страницы: Сборка Nios процессора
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
В сборке процессора большого опыта не имею, изучал по данному материалу. Возникла необходимость сборки более сложного процессора и возникли трудности с соотнесением большого числа пинов для собранной системы (пункт 3.1 указанного документа). Это необходимо выполнять только вручную или же возможно как-то автоматизировать, иначе возникают большие трудности и неудобства? Спасибо.
2 Kuzmi4
Спасибо, но я не совсем понял как это может мне помочь.
Возможно, я не правильно выразил суть вопроса: мне необходимо создать Verilog-модуль верхнего уровня, который бы определял I/O пины для моей Nios-системы (clock, reset и пр.).
В указанном выше документе не указано, что нужно делать в случае разработки большего по размеру проекта:
Спасибо, но я не совсем понял как это может мне помочь.
Возможно, я не правильно выразил суть вопроса: мне необходимо создать Verilog-модуль верхнего уровня, который бы определял I/O пины для моей Nios-системы (clock, reset и пр.).
В указанном выше документе не указано, что нужно делать в случае разработки большего по размеру проекта:
Цитата
Normally, the Nios II module is likely to be a part of a larger design. However, in the case of our simple
example there is no other circuitry needed. All we need to do is instantiate the Nios II system in our top-level
Verilog file, and connect inputs and outputs of the parallel I/O ports, as well as the clock and reset inputs, to the
appropriate pins on the Cyclone II device.
example there is no other circuitry needed. All we need to do is instantiate the Nios II system in our top-level
Verilog file, and connect inputs and outputs of the parallel I/O ports, as well as the clock and reset inputs, to the
appropriate pins on the Cyclone II device.
Цитата(Veg@ @ Mar 11 2010, 13:05) 
...мне необходимо создать Verilog-модуль верхнего уровня, который бы определял I/O пины для моей Nios-системы (clock, reset и пр.)...
Референсный документ
страница 65
сходу идея - используя тот же перл создайте файл плейсмента и включите его в топ прожекта
Цитата(Veg@ @ Mar 11 2010, 17:05)
Возможно, я не правильно выразил суть вопроса: мне необходимо создать Verilog-модуль верхнего уровня, который бы определял I/O пины для моей Nios-системы (clock, reset и пр.).
так он же автоматом генерится. имя файла что-то вроде имя_системы_inst.v
Цитата(vadimuzzz @ Mar 11 2010, 15:28)
так он же автоматом генерится. имя файла что-то вроде имя_системы_inst.v
Да, действительно, не заметил. Спасибо.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.