Всем форумчанам доброго утра!
В одном из моих проектов потребовалось использовать ПЛИС XC9572XL-7CSG48I. Для упрощения топологии ДПП, а также установки и монтажа корпуса на стадии макетирования было решено изменить pattern микросхемы следующим образом (см. рисунок ниже): вместо сплошных контактных площадок с диаметром 0.6 мм использовать переходные отверстия с диаметром отверстия 0.3 мм и контактными площадками с диаметром 0.6 мм.
Нажмите для просмотра прикрепленного файла
Такой вариант по моим представлениям обеспечит идеально точную установку микросхемы без специального автоматического оборудования для монтажа BGA (см. следующий рисунок), а также повысит надёжность монтажа, что подтвердилось на этапе макетирования при пайке обычной паяльной станцией через переходные отверстия ПОС50.
Нажмите для просмотра прикрепленного файла
Теперь вышел на мелкосерийное производство, но не могу определиться с режимами инфракрасной пайки. Паять собираюсь на АПИК 1.0 фирмы АВЕРОН http://www.viatoris.ru/index.php?id=averon&type=4 без пасты. У Xilinx почему-то не нашёл ни одного документа, который помог бы определить режимы пайки микросхемы в корпусе CS48. Сам я по образованию инженер-электроник-конструктор-технолог РЭА и ЭВС, но пока ни дня технологом не работал и с инфракрасной пайкой и монтажом BGA дел не имел.
Подскажите, где найти или как рассчитать режимы пайки этого корпуса без применения пасты?