Здравствуйте.

Встал вопрос реализации оказоустойчивости процессора при реализации на SoPC.

Кроме того что можно мажорировать сами логические цепи, что можно сделать еще для повышения отказоустойчивости при работе в условиях ТЗЧ.

И какую архитектуру лучше взять за основу.

Заранее благодарен

А никак. На ПЛИС по крайней мере. Я бы поставил независимые две ПЛИСины + тупой робот. Вообще, посмотрите как марсианские роверы сделаны. Я где-то инфу находил. И вообще я бы такое смотрел в первую очередь начиная с NASA.

Спасибо за поддержку.

Зарубежом наверно стоят Radiation Tolerant от Actel - у них и корпус герметизированный и аппаратно все вентили мажорированы - но они слишком дороги и емкостью логической меньше поэтому реализовать два проца с периферией в одной микрохе будет проблематично.

another_one
Правильно. Поэтому такую ставят не самой главной ПЛИСиной а просто следить за нормальными. А в нормальных в марсоходах кажись две толстых плисины от хилых. У них банер с роверами несколько лет висел.

Буду очень признателен какойнить ссылке по этому поводу

http://www.xilinx.com/prs_rls/design_win/0412_marsrover.htm
И дальше в гугле
Mars Rovers Xilinx

Вообще, я давно про это читал, и ссылки не сохранял. Но главная фиша FPGA была в том,что можно было пометить поврежденные тяжелыми ионами ячейки, и сгенерировать так прошивку ПЛИСины, чтобы их не использовать.

Methane
Спасибо большое, эта методология интересна, сейчас тогда посмотрю

Тогда гуглите и полупроводники на сапфире. http://en.wikipedia.org/wiki/Silicon_on_insulator Вообще не совсем понятно для чего вам это все надо.

угу, спасибо большое.

Я просто хочу разработать отказоустойчивый процессор(толерантный к ТЗЧ), на VHDL(IP Core), что-то наподобие Leon'овского)
Имплементировать планирую только на основе Flash -конфигурации SoPC, типа Актелевской, SRAM от Xilinx более уязвима к ТЗЧ.

В смысле, для чего дороги, для космоса? Так это там капля в море.


Будем надеяться, что Вы знаете, что делаете...

Первое что у Вас произойдет даже в условиях умеренного радиационного воздействия, так это стирание ячеек FLASH. Поэтому надо либо брать радиационно стойкую прожигаемую память, либо использовать во FLASH исправляющие коды и вести постоянную диагностику FLASH и ее регенерацию.

На самом деле здесь лобовые решения не совсем правильны...
У Вас есть поток задач и управление периферией. Так вот для управления выходами действительно нужно держать вывод в правильном состоянии.
А для обработки задач нужно иметь надежный арбитр, который понимает, как обсчитана задача. И может сравнить полученные данные и контрольные коды от нескольких процессоров. И этот же узел должен уметь загружать задачи в процессоры и отключать отказавшие. Что же касается самого процессора, то тут надо посчитать, тк добавление мажоритаров и проверочных кодов спасает только при небольших временах работы. А если времена нужны большие, то тут только подключение горячего или холодного резерва...
Еще могу порекомендовать посмотреть, как NEC делает защиту флэш памяти в микроконтроллерах...
Удачи!