Уважаемые, участники форума!
Есть проблема. Требуется реализовать на ПЛИС Xilinx DDC, который должен переключаться между несколькими заранее известными режимами. DDC должен включать в себя каскад из децимирующих CIC и FIR фильтров. Для реализации планируется использовать CIC Compiler и FIR Compiler.
Реализовать переключение между режимами можно изменяя коэффициенты децимации фильтров в процессе работы.
Такую функциональность поддерживает CIC Compiler - он позволяеет читать kd фильтра с отдельного входа и переключаться в процессе работы. При такой реализации частота дискретизации на выходе CIC-фильтра будет постоянно менятся.

Вопрос: Можно ли динамически изменять входную частоту дискретизации FIR-фильтра следующего за CIC-фильтром?
Насколько я понял в FIR Compiler задается фиксированная входная частота дискретизации. Тогда для чего реализована функциональность переключения kd в CIC-фильтре, если ей нельзя воспользоваться?

Если мне не изменяет память, у FIR'а есть вход значимости ND. Вот и объедините выход RDY CIC'a со входом ND FIR'a.

а как тогда задавать параметры Hardware oversampling, а именно входную частоту дискретизации? Произвольно?

По описанию этот параметр вместе с тактовой частотой определяют архитектуру фильтра, поэтому я бы постарался оценить максимально возможную частоту дискретизации на входе FIR'а и использовал ее.

Спасибо, хорошие идеи. Есть еще два варианта - сделать прошивку на каждый режим работы и перешивать при переходе на новый режим. Вопрос в том сколько это займет времени и какое будет потребление на перепрошивку (может кто даст оценку?). А второй вариант иметь все варианты фильтров и коммутировать их в нужной последовательности - это затратно по ресурсам, но мне важнее потребление - будут ли пассивные фильтры сильно потреблять? У кого есть мысли по этому поводу?