Всем доброго времени суток.
Обнаружил странную вещь. ПЛИС Viretex5, использую компонент ISERDES_NODELAY
На вход RST подаю сигнал сброса. Всё моделируется прекрасно.
В реальности - ощущение что сигнал сброса не проходит.
В FPGA Editor вижу что сброс подходит к компоненту, но внутри ISERDES на входе RST ничего нет.
Нажмите для просмотра прикрепленного файла
Я в шоке.
Кто-нибуть с подобным сталкивался ?
На Virtex4 подобная схема работает нормально.
Но там используется ISERDES и вход SR.