Наткнулся на статейку:

http://www.dsp-fpga.com/articles/id/?4632




Характеристики проца:

http://www.tilera.com/products/TILE-Gx.php

Кто что думает по этому поводу? Скоро мы все станем не нужны? 

Меня вот больше пугают трансляторы с СИ на RTL и заявления о сокращении времени разработки на 70 процентов.
Сейчас и так многие пишут программы на плис, а скоро и вовсе плисовод не будет знать что такое триггер.
http://www.techfocusmedia.net/fpgajournal/.../20100608-tata/

Если ПЛИСы нападают на процессоры, то почему бы и процессорам не нанести ответный удар?!

Его надо вагонами покупать, чтобы datasheet получить?

до тех пор, пока не будет разработан компилятор, который сможет сам разбивать задачи на бошки, всё это будет вялотекущее занятие. Запрограммировать 100 бошек, да еще и увязать всё это вместе воедино, задача еще та %)


уже обсуждалось %)

Обсуждалось в контексте высокоуровнего синтеза.

Немного перефразирую: скоро FPGA уже будут не нужны? 





Еще интересно, какова минимальная партия?

Откуда такая паника ?

Я уже год как постоянно про эту тематику слышу от знакомых но пока никаких телодвижений вокруг реально не вижу

Статью читали? Характеристики смотрели?
И не паника, а просто рассуждения. 


А можно, если не секрет, немного подробней?

ну Ambric так и не пошел, Aspex тоже остался чипом не для всех, еще было пару многобошковых процев. Это не считая транспьютеров с 90х годов (если мне память не изменяет). Да только на месте все и осталось. Потому как программируется это все в ручную через одно место, насколько мне известно нормального компилятора так и не появилось.



Сами авторы говорят что это замена не фпга в принципе, а реализации некоторых задач на фпга. В частности арифметических задач, которые хорошо распараллеливаются на уровне обработки данных, блоков данных, кадров и т.д.

Ну, начнут с малого. Дальше - больше. 
Я просто раньше этим направлением не интересовался, но если все так, как Вы говорите, то похоже, что там так же, как и с высокоуровневым синтезом.

в свое время кое что пытался сделать на Ambric, выглядит заманчиво, но в реальности...... куча "микропроцев" на 16 команд с 16ти битным АЛУ, вся увязка интерконекта в ручную........ Помню надо было мне посчитать двоичный логарифм (на плис делается в 3 строчки), так это было через такую Ж..... на этой архитектуре %)

Значит, ввязываться в эту авантюру не стоит. 

Денис правильно говорит - всё это не новость, а скорее обыденность.
ЗЫ: В любом случае схемотехники без работы не останутся. Если вы так боитесь за ПЛИС, начинайте подготавливаться к переходу на работу с ASIC. В любом случае не прогадаете. Да и вообще технология не стоит на месте, потому что мы же её и двигаем. ©

Ну слабенькая матрица соединений у них, судя по картинкам,... я бы даже сказал убогая. Как-никак, а в FPGA interconnection matrix по гибче будет. Как я глядел, современные ускорители вычислений на ПЛИС имеют заметно более развитую (и оптимизированную под задачу) систему соединений,.. чем и берём пока, ну и конечно приятно, что вычислитель на FPGA, при необходимости при переконфигурации, может перераспределить разрядности вычислителей в их число, что невозможно для большинства процессорных элементов.

Надо к каждому ядру еще по плисине вмонтировать и все будут счастливы. Типа многоядерного экскалибура...

Скорее не компилятор, а расширение языка.
Вот тут как раз HDL-подход более рулит, чем си, заточенный под процессоры 70-80 годов прошлого века
Истина где-то посередине

сейчас рискуем опять холивар получить от Си-кодеров не желающих HDL учить было уже недавно в одном флуде в соседнем подфоруме lol

ну так вроде бы в мультимедии (имаж процессинг и т.п.) многобошковых процессоров как грязи и уже давно. я сцылки давал (из-за названия помню siliconhive, но их реально много разных), но по большей части они все пропиентарные и недоступны для ознакомления.

ес-сно ФПГА они потеснили в своей нише (я как раз на ФПГА что-то подобное и делал), но ведь кроме таких задач для ФПГА полно и других

ну и программирование таких процессоров сопоставимо по сложности с писанием RTL

Отличие ПЛИС от процессорной матрицы -
матрица может вычислять только параллельно-последовательно, причем только локально последовательно - глобально параллельно.
А ПЛИС может и параллельно, и параллельно-последовательно.
Поэтому никогда ПЛИС не будет замены.
Особенно, когда в грядущем будут экономить ватты.
Жалость в том, что до сих пор нет компиляторов, САПРов, чтоб толком
делать на ПЛИС параллельно-последовательно.

Единственный нормальный САПР для написания RTL-я - голова. По крайней мере за последние 10 лет мне ничего лучшего не попадалось.