Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Два PLL
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
alexPec
Добрый день. Очередной вопрос. Поставил второй PLL и задумался: а синхронизирован ли он с первым? Ведь вряд ли. А как тогда их можно синхронизировать?


vadimuzzz
а можно поподробнее, что требуется и зачем? если требуется привязка нескольких клоков по фазе, это делается на одном PLL. зачем надо синхронизировать 2 непонятно.
alexPec
Цитата(vadimuzzz @ Oct 30 2010, 16:59) *
а можно поподробнее, что требуется и зачем? если требуется привязка нескольких клоков по фазе, это делается на одном PLL. зачем надо синхронизировать 2 непонятно.

Клоков одного ПЛЛ не хватает... Надо еще, причем синхронные все должны быть (какие-то по фазе сдвинуты на 90 гр., какие-то отличаются в 3, в 5 раз и т.д, но по фазе должны быть привязаны к общей базе).
vadimuzzz
Цитата(alexPec @ Oct 30 2010, 20:39) *
Клоков одного ПЛЛ не хватает... Надо еще, причем синхронные все должны быть (какие-то по фазе сдвинуты на 90 гр., какие-то отличаются в 3, в 5 раз и т.д, но по фазе должны быть привязаны к общей базе).

ну, тогда каскадировать PLL, наверное ( какой-нибудь выход с 1-й использовать в качестве опоры для 2-й)
Methane
Цитата(alexPec @ Oct 30 2010, 16:39) *
Клоков одного ПЛЛ не хватает... Надо еще, причем синхронные все должны быть (какие-то по фазе сдвинуты на 90 гр., какие-то отличаются в 3, в 5 раз и т.д, но по фазе должны быть привязаны к общей базе).

Есть специальные микросхемы, линии задержки. Разве что на них. Ну или, если точность не критично, можно как-то на LCELLах сделать.
alexPec
Цитата(vadimuzzz @ Oct 30 2010, 18:04) *
ну, тогда каскадировать PLL, наверное ( какой-нибудь выход с 1-й использовать в качестве опоры для 2-й)

Точно!!! a14.gif
Gothard
Цитата(alexPec @ Oct 30 2010, 16:39) *
Клоков одного ПЛЛ не хватает... Надо еще, причем синхронные все должны быть (какие-то по фазе сдвинуты на 90 гр., какие-то отличаются в 3, в 5 раз и т.д, но по фазе должны быть привязаны к общей базе).

Так ведь каждая ПЛЛ "привязывается" к фазе сигнала на ее входе. Т.е. если подключить две ПЛЛ к одному сигналу, то фазы сигналов на выходах этих ПЛЛ и будут привязаны к одной базе.
P.S.: Справедливо, конечно, если только сигнал на вход каждой ПЛЛ будет приходить в одной фазе или хотя бы с постоянным смещением на худой конец. Но это определяется из того, разместятся ли ПЛЛ в одном регионе плиса или их "размажет".

А при каскадировании PLL - характеристики сигнала на выходе второй в цепочке PLL скорей всего будут похуже, чем если бы без каскадирования.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.