Форум разработчиков электроники ELECTRONIX.ru

Помощь - Поиск - Пользователи - Календарь

Полная версия этой страницы: непонятно работает Signal Tap

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор

essev

Nov 17 2010, 21:34

Всем привет.

У меня следующий маршрут проектирования:

FPGA Advantage -> Precision Synthesys -> общий vhdl файл проекта

Подсовываю этот vhdl файл Квартусу 9.0 и хочу посмотреть состояние выходных портов в Сигнал Тап. Каждый порт, согласно моему описанию vhdl, содержит dff триггер.

Нахожу в Сигнал Тапе в Квартусе 9.0 - Pins all и нахожу нужный мне порт, которую хочу "обстрелять".

Но при анализе в Сигнал Тапе ничего нет - времянки пустые. Хотя проект вроде отрабатывает как нужно...

Кидаю проект в Квартус 6.0. Делаю все аналогично как выше и времянки отображаются...

Что я делаю не так? Надеюсь, выходные порты не надо обзывать как виртуальные пин, чтобы Квартус 9.0 дал мне их "посмотреть"

vadimuzzz

Nov 17 2010, 23:40

тут гляньте: http://electronix.ru/forum/index.php?showt...&hl=noprune

barabek

Nov 18 2010, 00:11

Цитата(essev @ Nov 18 2010, 07:34)

Что я делаю не так? Надеюсь, выходные порты не надо обзывать как виртуальные пин, чтобы Квартус 9.0 дал мне их "посмотреть"

Вообще-то, насколько я знаю, имменно пин посмотреть нельзя. Хотя, может быть я путаю с двунаправленными пинами. Сейчас проверить не могу.
UPD
А, вот. Нашел.

Цитата

As a general guideline, signals can be tapped if a routing resource (row or column
interconnects) exists to route the connection to the SignalTap II instance. For example,
signals that exist in the I/O element (IOE) cannot be directly tapped because there are
no direct routing resources from the signal in an IOE to a core logic element. For input
pins, you can tap the signal that is driving a logic array block (LAB) from an IOE, or,
for output pins, you can tap the signal from the LAB that is driving an IOE.

essev

Nov 18 2010, 06:08

Цитата

тут гляньте: http://electronix.ru/forum/index.php?showt...&hl=noprune

Цитата(barabek @ Nov 18 2010, 03:11)

Странно, что Квартус 6.0 нормально выходной пин отображает, а Квартус 9.0 не хотит...

barabek

Nov 18 2010, 06:40

Цитата(essev @ Nov 18 2010, 17:08)

Спасибо - попробую вечером сделать через виртуальный пин. Вот только вопрос - будет ли виртуальный выходной пин гарантией того, что в Сигнал Тап нужный мне сигнал будет "отображаться"?

Странно, что Квартус 6.0 нормально выходной пин отображает, а Квартус 9.0 не хотит...

А зачем виртуальный пин? Заведите в сигналтап тот регистр/провод который управляет выходным регистром (или пином если выходной триггер не используется). Хотя, чисто теоретически, если пин выходной (не входной и не двунаправленный!) то цепи свободные имеются для того чтобы использовать их сигналтапом.

vadimuzzz

Nov 18 2010, 06:53

Цитата(essev @ Nov 18 2010, 12:08)

да, будет. но вы точно внимательно смотрели ту тему? там есть способ запретить квартусовскому оптимизатору выбрасывать любой регистр.

Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.