Есть простенкий проект - буквально пара двоичных счетчиков, регистров и немного вентилей.
Планирую на 3-х вольтовой EPM3032А, БайтБластер уже спаял.

Раньше с програмируемой логикой дел не имел, но слышал что простые вещи можно не писать программу на AHDL/VHDL а просто нарисовать схему, скомпилировать и прошить в альтерку.

Пока Квартус не скачался, поставил MAX+, лицензию у альтеры получил, но что делать дальше - пока не разобрался. С ним даже какие-то примеры куцые идут, или это я баран. Но когда вызываю компилятор, кнопочка "старт" неактивная.
Направьте на путь истинный, плииииз. Куда смотреть, чего читать.

Русскоязычной Европе в помощь...

Щiро дякую!

Рано я обрадовался
Не, вчера все пошло - я просто не вьехал в несколько идиотский интерфейс и идеологию самой программы (мах+), в "проектами" она работает мягко говоря оригинально.
Но не в этом дело, я сделал 99% того что мне надо было, но споткнулся на одной ерунде. понияю что вопросы детские, но если кому не лень - посмотрите пожалуйста, в аттаче все файлы проекта, а я пока словами опишу:

-вход тактовой идет на один вход 2XOR
-та-же тактовая идет на 5 подряд включенных инверторов (NOT)
- с выхода 5-го инвертора сигнал идет на второй вход 2XOR, и для контрлля - на вход out1
- выход 2XOR идет на выход out.

на out1 вижу задержанный клок, а на выходе out - по=стоянно висит 0

для проверки, параллельно 2XOR поставил 2AND, с выходом на out2 - там тоже постоянно висит 0.

Что я "не так" делаю ?
Думаю не надо обьяснять. что я хотел получить короткие импульсы от обоих фронтов клока (для чего неважно - это только фрагмент схемы).

P.S. Соррри если не в том разделе, но в "начинающим" я раздела про ПЛИСы не нашел.

Дело не в CPLD или MAX+PLUS II...
Дело в Вашем подходе к цифровой схемотехнике.
И если в стиле "а-ля 74`" такие фокусы проходили, то в мире CPLD\FPGA это "дурной тон"
(Я о способе выделения фронтов)

Ну я как бы и не скрывал что в CPLD/FPGA я новичек
Если такой вариант не подходит, подкажите "как надо" это делат с CPLD? Я волшебное слово знаю - пожалуйста.

(и все же интересно, почему и такое не работает? может там как типа как в Си компиляторах - оптимизатор повыбрасывал с его точки хзрения лишнее?)

В эпоху 7400 это тоже считалось "дурным тоном" или "высшим пилотажем", смотря кто как оценивает.

2 Allregia
Оптимизатор повыбрасывал, вы правы. Можете повыводить на выходы все свои сигналы, тогда они должны остаться.

Да нет, это как раз считалось вполне нормальным. "Дурным тоном" считалось - когда вместо цепочки инверторов ставили RC-цепочку, вот за это надо бить по рукам.



ОК, так как все-таки "правильно" сделать в CPLD выделение фронта ? Частота клока относительно небольшая - 100-120кгц.

Все делать синхронным. Иметь в ПЛИС тактовый сигнал, частоты которого хватит для любых манипуляций со входными сигналами. Задержать сигнал на триггере, тактируемым этим тактовым сигналом (как и все остальные триггеры). Когда входной сигнал уже в 1, а на триггере еще 0 - вот и фронт.
На входе для сигналов требуется ставить так называемые "синхронизаторы" на паре триггеров. Чтобы избежать метастабильных состояний, когда тактовый сигнал по времени совпадает с изменением входного. Издержки синхронного дизайна.

Готов поспорить. По температурной стабильности RC значительно более стабильна чем цепочка инверторов. И для ASIC это тоже справедливо.

Вы бы объяснили более конкретно что вам нужно. А выделение фронта делается на 2-х разрядном сдвиговом регистре сравнением его с 2'b01 (или 2'b10 в зависимости от требуемого фронта), плюс еще регистр для подавления метастабильности.

Мне нужно сформировать импульсы, длительностью не более 20нс, после обеих фронтов сигнала, который примерно меандр 100кгц.
Можно и менее 20нс, эти импульсы будут исопльзоваться для сброса счетчика, находященося в той-же CPLD.



Зачем "2-х разрядном"? Нельзя 1-разрядным? Т.е. как тут выше советовали - задержать Д-триггером и потом сложить вход и выход триггера XORом ?


Можно поподробнее - что такое "метастабильность и как ее подавлять? Я может и знаю о чем речь, но не знаю этого термина.

Инверторы, коньюнкторы, исключающее ИЛИ и Ваш личный опыт, Вам и помогут.
Изучение Altera Quartus II посмотрите в http://marsohod.org/index.php/aquartus2
Про верилог, который лучше схематики на все 100%, смотрите для начала в http://marsohod.org/index.php/component/tag/Verilog

Да и просто, специально для начинающих и для Вас тоже, смотрите все в http://marsohod.org/index.php/howtostart

Я когда-то тоже начинал с маленьких CPLD. Собственно, и сейчас выше младшего Циклона3 не ушёл. Сначала в графике делал (а-ля 74хх), потом на AHDL перешёл...
Так вот, когда я более-менее созрел до написания правильных синхронных проектов без всей этой комбинаторики на Искл.ИЛИ для пропуска или удвоения импульсов и т.д., то попробовал переписать часть своих старых поделок (кодовый замок, например, на EPM7032S) на верилоге без шаманских заморочек. И что вы думаете? Не влезло! Все эти триггеры, регистры синхронизаций, антидребезга и т.п. съедают поболее ячеек, чем комбинаторика.
Allregia, Вы, как будто, не совсем сначала перекладываете решение задачи на ПЛМ. Вам надо выделить фронты для сброса счётчика. А счётчик что считает? Не эти же ли импульсы 100 кГц? Если эти, то нет необходимости в столь шустрых сбросах. Если не эти, то нужно синхронизировать сначала 2 сигнала, а потом уже управление им доверять.

Естественно, это ж CPLD, там с триггерами напряжёнка.
Зато многотермовой логики - навалом.

Нет, это ерунда какая-то. Переходите к нормальному синхронному дизайну, сброс будет шириной в такт и вопросов о длительности сигнала сброса возникать вообще не будет.


В поиск. Обсуждалось многократно.


Если разработчик сознательно уходит от синхронного дизайна к асинхронному, то он точно знает что делает и чем ему это грозит. Он не будет спрашивать как сделать то или иное, а новичку лучше разобраться с нормальным синхронным дизайном, а уж потом заниматься с асинхронщиной.

Вы будете смеяться, но у меня почти все схемы с микроконтроллерами, для которых я и программы (или их часть) пишу на Си и Асме, но почему-то в данном случае мне проще нарисовать схему чем вникать в AHDL/VHDL/Verilog.
В этом проекте тоже стоят два ARM7 и один DSP, так что программирования хватает (на DSP к счастью программу другие пишут, на ARMы - я).



Уже перешел Сброс счетчиков вообще не понадобился - они теперь как простые делители работают, крутятся по кругу.
Раньше меня волновала не сама по себе длительность сброса, а чтобы она небыла больше чем полпериода тех импульсов, которые счетчик считает.
Если по простому - счетчик должен был выдать сигнал после определенного числа импульсов, после фронта сигнала 100кгц. Импульсы и сигнал синхронные, но нельзя было потерять первый счетный импульс что после фронта.


Если бы еще этот поиск нормально работал...



В данном случае - знаю. Более того - схема на 74хх была спаяна на макетке и прекрасно работала. Просто решено было добавить некоторые дополнительные возможности да заодно упаковать все в один чип. Потому к CPLD и перешли.



Я переделал вообще всю концепцию и сигналы все идут из CPLD, только один общий клок идет снаружи. Пока все хорошо получается, во всяком случае на экране...

Во-во-во Как раз это и надо искоренять из своего сознания. Медленно и мучительно, путём проб и ошибок.
Рассыпуха будет работать такой, какой её выпустил завод и какой Вы её спаяли на макетке. А в плисине работать будет не то, что Вы видите в редакторе, а то - как Вас поймёт синтезатор и как разложит фиттер.
А конкретно на "схема на 74хх была спаяна на макетке и прекрасно работала" замечу, что Вам, наверняка, знакома ситуация (с тем же APM'ом), когда один и тот же исходник либо работает, либо нет в зависимости от того - какую оптимизацию Вы выбрали. Здесь абсолютно тоже самое: макетка это без оптимизации вообще, плиска - с оптимизацией.

Еще как знакома! Правда, с АРМами не сильно - там Кейл шибко вумный, но вот с 430-ми - ИАР с оптимизацией иногда ТАКОГО намутит, вплоть дополной неработоспособности.



Но тому что рисует симулятор хоть можно верить ?

Полностью нельзя. Примерно, как полностью нельзя верить рекламе...
Но начинающим работать с ПЛИС, верить симулятору и применять его надо обязательно.

это почему полностью верить нельзя симулятору?

Например, в случае с объявлением регистра без инициирующего значения. Симулятор покажет одно, а в жизни может быть другое.
С времянками - аналогично.

Полностью, это на 100%, так я понял? Т.е. после симуляции Вы уверены во всем так, что готовы на любые жертвы?

Я симулировал FSM средней сложности в MAXII+plus на тактовых частотах 80 и 100 МГц, симулятор показывает, что FSM не работает, так как надо.
В QuartusII 7.2 картина аналогичная, хотя и результаты другие, т.е. уже лучше, но полного доверия нет.
А в аппаратуре же, путем подборок и перестановок местами микроопераций в FSM, как бы шаманством, все же требуемый результат получен на частотах 80 и 100 МГц .
Могу ли я после этого готовым к любым жертвам, т.е. к 100% уверенности? Нет, не могу, но я симулятору все равно где-то верю, и советую это начинающим, они же не работают вблизи пределов….

Симулятор покажет неопределенное состояние. И уже по барабану, что будет реально в жизни.




На столе при комнатной температуре в одном экземпляре.

экземпляров с FPGA много они работают на объектах ...
диапазон температур коммерческий...

Обычно да, но я написал про реальный случай, с которым столкнулся. Регистр был внутренним и представлял собой счётчик байт в контроллере SPI. Сброс регистра осуществлялся автоматически либо по подъёму CS, либо по выходу длины пакета за разумный предел. Видимо, логика этих сбросов синтезировалась так, что состояние было не неопределённым. И только явное объявление начального значения расставило всё по места.
А в большинстве случаев - да, ХХХ там.

Получается, Вы просто не дождались на временном интервале формирования cs.

*

Если я использую разные счетчики/делители - нужно ли объединить им все входы спроса, и вывести на пин глобального сброса?
Если да - что с этим пином потом делать? Достаточно обычной RC-цепочки сброса, или чего посильнее надо (типа супервизора, дергуть ногой с МК и т.п) ?

Друзья, нужно помощь!

Все тах хорошо шло и прекрасно получалось (в симуляторе MAX+plus II) пока Device стояло на Auto.
Брало они при этом MAX7000, проект сначала влазил в 7032, потом я расширил функции в в итоге влез в 7064.

Но (!) как только я поставил MAX3000A (а именно она и предполагается в конечном итоге, ибо у меня 3.3в питание почти везде), я получил кучу ворнингов симулятора типа "Found Clock high time violation at aaa us at node bbb", и глитчи на его графиках (см график i2wc - это всего -навсего выход переноса счетччика!).

Я сократил проект до минимального, при котором это проявляется, и вот он в пркрепленном файле.
Посмотрите пожалуйста - в чем проблемы?

Есть еще несколько вопросов, но о них потом.

Заранее большое спасибо.

Привет всем еще раз. Никто не может помочь? Я застрял

Может и помог бы чем, да не могу загрузить файл с проектом....

Нет МАХа или какие-то проблемы с моими файлами ?
Я загружаю в МАХе ttf.gdf, делаю его текущим (Control+Shift+J), затем жму Ctrl-L (или Start в окне компилятора), открываю окно симуклятора, тоже жму Start, затем "Open SCF".

Схема у Вас простая, но лучше бы Вы дополнили её описанием входных сигналов и требованиями к выходным:
1. Входные частоты _au и _cp примерно одного диапазона?
2. Всегда ли существуют оба сигнала частоты, один из них?
3. Сигналы управления мультиплексорами поступают синхронное с одной из входных частот?
4. Допустимо ли формировать выходные сигналы с задержкой на такт (два и т.п.) относительно входных частот?

Это он говорит, что Вы взяли все самое худшее от схемотехники на 74 серии.
Что касается глича, так Вы нестробированный перенос задействовали. Через триггер пропустите.
Кстати, у Вас и на макетке на 74 серии на этом переносе (если синхронный счетчик) такие же пички есть.

На "макетке с 74-й серией" была совсем другая схема, я же говорил - я поменял абсолютно всю концепцию.
Через триггер - попробую, но мне все равно непонятно почему эта схема прекрасно работает в симлуяторе на МАХ7000 и не работает на МАХ3000A, МАХ700S ? Некорректности в модуле LPM_COUNTER ?



Да.



Частоты существуют всегда, сигнал управления мультьиплексором - Вы про br1,br0 ? Они вообще статические, т.е. они могут меняться, но с периодом в минуты (входные частоты - десятки МГц).



Допустимо.

А я про синхронность управляющих сигналов (br[x]) относительно частот спросил вот почему - допустим, clk_au только поднялся вверх (пикосекунды какие-то), а clk_cp, например, в это время в нуле, но приходит сигнал переключения и с мультиплексора "слетает" эдакий пичок... Тоже самое про другой мультиплексор, который между одинарной и половинчатой частотами переключает.
Если на это внимания обращать не стоит, то это одно, а если важно, то так нельзя. Да и вообще, надо привыкать, что так нельзя, потому что когда-нибудь такой пичок крепко завесит какой-нибудь автомат или ещё что будет лишний раз что-нибудь делать или не делать, причём, "по настроению" и "в зависимости от фазы луны".
Поищите информацию про перенос сигналов и тактовых импульсов из одного тактового домена в другой и ваш мультиплексор станет немного сложнее, но гораздо корректнее. Тем более, что, как Вы сами говорите, задержка допустима.
P.S. выложите скриншоты ttt и t1, не у всех есть MAX+plusII...

В Квартус есть опция конвертации из МАХ+ в квартус.

В данном случае - безразлично, но я понял о чем Вы говорите.

Сейчас тут вопрос в другом - я ничего не переключаю, сигналы br[x] статические, оба нули.
И проблема (ворниги при симуляции и глитч) возникает не в том мультиплексора, а в 17-м счетчике, при использовании его выхода переноса (на нем глитч повялется, которго нет в MAX7000)
.
Если перенос не использовать - проблемы нет, но почему с переносом проблема есть в MAX3000 и в 7000S, а в MАX7000 нет ни единого ворнинга, ни глитча при симуляциии?



OK.

Потому что у Вас по умолчанию - временное моделирование. Есть определенные правила.
Нельзя комбинаторную логику на с вход триггеров подавать.
Добавите убавите в проекте - появится, скроется. для любого семейства.

Проект не синхронный. Основная проблема - использование выходов cout в качестве клоков для других счетчиков и триггеров. В вашем проекте 1 клок, выбираемый br1 из clock_au, clock_cp, после этого мультиплексора поставьте lcell, получившийся клок используйте для всех остальных элементов. Разрешение счета делайте через enable.

А насчет отсутствия проблемы в MAX7000 - просто повезло.

Т.е. лучше использовать не выход переноса а выход старшего разряда счетчика для подачи на другие счетчики ?
В таком варианте ворнингов действительно нет и при MAX3000А.



Да, все остальное к нему привязано.


Спасибо завтра попробую.

Попутно еще если можно небольшой ликбез:

1) по назначению входов/выходов на пины - их можно как угодно распределять, или есть какие-то ограничения?
2) не очень понял про отдельные пины глобальных "clock, clear, enable" и что-то еще четвертое.
На их выводы можно назначать какие-то входы/выходы?
Или они должны оставаться не занятыми?

Ограничения могут накладываться дизайном схемы и требуемыми временными характеристиками. Рекомендуется вначале спроектировать дизайн и только потом назначать выводы. Особенно, если от ПЛИС требуется максимальное быстродействие.
Можно назначать как угодно, но опять же для обеспечения максимального быстродействия рекомендуется использовать эти пины по прямому назначению, т.е. clock как глобальный тактовый сигнал, clear - как глобальный сброс и т.п. Посмотрите блочную структуру ПЛИС в даташите.

А чем руководствоваться при назначении пинов, ну кроме желания упростить трассировку платы?

Про тайминги уже сказали, но это не во всех проектах требуется. С маленькими CPLD иногда не хватает внутренних интерконнектов для желаемого назначения, хотя LE полно. Бывало такое, что убедившись в том, что проект влезает, заказывали плату, а только потом назначали пины и... тут начиналось...
Я учитываю суммарную токовую нагрузку (управление светодиодами, например), импульсные синхронные нагрузки при одновременном переключении нескольких каскадов. Например, если это параллельная шина, то линии данных стараюсь делать из одного банка напряжений, а линии управления из другого, чтобы при одновременном щёлканье данными шина управления не словила чего-нибудь из-за броска напряжения на индуктивностях внутренних линий нуля и питания.
При трассировке надо учитывать межпроводниковую ёмкость и не располагать сильноточные и/или высокочастотные выходы с высокоомными входами, либо сразу же на плате их растаскивать и не вести в одной шине рядом.

Нет. Используйте cout как вход enable для других счетчиков.
Останется только сделать безглитчевый переключатель клоков.

Спасибо, еще вопрос - как я понял из даташита МАХ3000А, она толерантна к 5в, но надо ли для этого специально указывать в свойствах дизайна "MuliVolt", если у меня могут быть некоторые входные сигналы 5-вольтовые?

Что значит учитывать? Вы лично каким образом это делаете? Может предоставите методику расчета?

Allregia, если придётся управлять 5В сигналом по выходу, то используйте открытый коллектор (см. картинку).
Нажмите для просмотра прикрепленного файла
Victor®, Я лично не веду такие проводники с зазором 0.25 мм на расстояние 10 см, как самый наглядный пример.
Коллеги по отделу пользуют HyperLynx. Для себя усвоил, что проводник оказывает влияние на соседний, если между ними расстояние меньше, чем между проводником и планом нуля. Ну а дальше на чутье - если 10 см и более, то строго не менее толщины до плана земли, если меньше, то зазор можно сокращать.
P.S. Прошу прощения у модератора за оффтоп, просто уж речь зашла...

С выходами-то понятно, меня больше входы альтеры беспокоят - некоторые из подаваемых на нее сигналов, 5-вольтовые.