Полная версия этой страницы: Назначение служебных выводов конфигурвции M2 M1 M0
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
На плате две ПЛИС (Spartan-3an и Virtex4). Задумка такая: изначально прошивается флэшка Спартана, которая впоследствии грузит сам Спартан. Далее по Ethernet, через Спартан грузится прошивка в Virtex4. Как я понимаю Virtex4 должен быть в режиме Slave Serial, что соответстувет M2='1'; M1='1' и M0='1'. Какие значения M необходимо подавать в Спартане?
А разве в UG332.PDF этого нет?
Цитата(yuri_d @ Jan 18 2011, 17:53) 
А разве в UG332.PDF этого нет?
Правильно-ли я понимаю, в этом случае M2='0', M1='0', M0='0'?
Цитата(Art55555 @ Jan 18 2011, 18:18)
Правильно-ли я понимаю, в этом случае M2='0', M1='0', M0='0'?
Вы невнимательно читаете документ.
М=000 - это Master Serial Mode. Загрузка будет проходить из внешней памяти.
Смотрите "Chapter 10: Internal Master SPI Mode"
Код
The Spartan-3AN FPGA family supports all
the same configuration modes as the Spartan-3A/3A DSP FPGAs and adds the ability to
configure from the internal In-System Flash memory.
To configure from Internal Master SPI Flash mode, the FPGA mode select pins must be set
to M[2:0] = <0:1:1>.
the same configuration modes as the Spartan-3A/3A DSP FPGAs and adds the ability to
configure from the internal In-System Flash memory.
To configure from Internal Master SPI Flash mode, the FPGA mode select pins must be set
to M[2:0] = <0:1:1>.
Цитата(yuri_d @ Jan 19 2011, 15:00)
Вы невнимательно читаете документ.
М=000 - это Master Serial Mode. Загрузка будет проходить из внешней памяти.
Смотрите "Chapter 10: Internal Master SPI Mode"
М=000 - это Master Serial Mode. Загрузка будет проходить из внешней памяти.
Смотрите "Chapter 10: Internal Master SPI Mode"
Код
The Spartan-3AN FPGA family supports all
the same configuration modes as the Spartan-3A/3A DSP FPGAs and adds the ability to
configure from the internal In-System Flash memory.
To configure from Internal Master SPI Flash mode, the FPGA mode select pins must be set
to M[2:0] = <0:1:1>.
the same configuration modes as the Spartan-3A/3A DSP FPGAs and adds the ability to
configure from the internal In-System Flash memory.
To configure from Internal Master SPI Flash mode, the FPGA mode select pins must be set
to M[2:0] = <0:1:1>.
Спасибо вам большое!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.