Полная версия этой страницы: Проблемы с подключение АЦП
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Здравствуйте!!! Нужно подключить АЦП AD7470 к ПЛИС XILINX Virtex, подскажите пожалуйста как это сделать. Я начинающий в этом плане, так что не судите строго...
Подключить - проводами, а в чем собственно проблема?
1.75 MSPS действительно, достаточно просто проводов 
При такой низкой частоте сэмплов можно тактировать АЦП с выходного пина ПЛИС. А вообще советую все цифровые входы и выходы подключить к ПЛИСине - удобно потом будет менять уровень на нужной ножке АЦП, не придется ничего паять и резать. Начинающим это экономит кучу нервных клеток.
вот тактировать АЦП через ПЛИС я бы не советовал. На выходе получается очень много грязи и шумов. Когда то по неопытности подключил такты к плись 
Цитата(Digi @ Mar 9 2011, 04:32) 
вот тактировать АЦП через ПЛИС я бы не советовал. На выходе получается очень много грязи и шумов.
Странно, у меня все работает. ПЛИС - spartan3e на плате стартеркита, АЦП AD7352 на другой плате через разъем, 12 бит. Интерфейс spi-подобный, ч-та клока 48 МГц, выведен обычным выводом (по неопытности, надо было, наверно, вывод клоковый использовать). На замере рефа дрожало два младших бита. При этом питание цифровой части АЦП идет от ПЛИС, аналоговая - через локальный стабилизатор и маленькую индуктивность - от той же ПЛИС.
Цитата(Digi @ Mar 8 2011, 21:32)
вот тактировать АЦП через ПЛИС я бы не советовал. На выходе получается очень много грязи и шумов. Когда то по неопытности подключил такты к плись
Все от частот зависит. Для АЦП на 200 МГц я бы тоже так делать не стал. А для 2 МГц разница, на мой взгляд, будет несущественна.
Цитата(alexadmin @ Mar 9 2011, 17:33)
Все от частот зависит. Для АЦП на 200 МГц я бы тоже так делать не стал. А для 2 МГц разница, на мой взгляд, будет несущественна.
А чем черевато использование T-триггера в произвольном IO-выводе и тактировании всего (условно
) от 400МГц?Цитата(max_green @ Feb 25 2011, 05:43)
Здравствуйте!!! Нужно подключить АЦП AD7470 к ПЛИС XILINX Virtex, подскажите пожалуйста как это сделать. Я начинающий в этом плане, так что не судите строго...
1) Подсоединить все отмеченные ноги АЦП к ногам ПЛИС
Нажмите для просмотра прикрепленного файла
2) Написать проект формирующий следующую диаграмму.
Нажмите для просмотра прикрепленного файла
Цитата(Leen @ Mar 9 2011, 04:18)
Странно, у меня все работает. ПЛИС - spartan3e на плате стартеркита, АЦП AD7352 на другой плате через разъем, 12 бит. Интерфейс spi-подобный, ч-та клока 48 МГц, выведен обычным выводом (по неопытности, надо было, наверно, вывод клоковый использовать). На замере рефа дрожало два младших бита. При этом питание цифровой части АЦП идет от ПЛИС, аналоговая - через локальный стабилизатор и маленькую индуктивность - от той же ПЛИС.
Дрожание\не дрожание битов это еще не всё, что говорит о качестве преобразования.
Читайте про аппертурную погрешность.
Возможно, что в Вашем случае она не вносит значительный вклад в ошибку.
Цитата(Leen @ Mar 9 2011, 04:18)
Странно, у меня все работает. ПЛИС - spartan3e на плате стартеркита, АЦП AD7352 на другой плате через разъем, 12 бит. Интерфейс spi-подобный, ч-та клока 48 МГц, выведен обычным выводом (по неопытности, надо было, наверно, вывод клоковый использовать). На замере рефа дрожало два младших бита. При этом питание цифровой части АЦП идет от ПЛИС, аналоговая - через локальный стабилизатор и маленькую индуктивность - от той же ПЛИС.
У меня оцифровка тоже на 5 Мгц, но когда тактировал ацп от плисы, после фурье соседние частоты из-за джиттера друг на друга влияли, серьезно влияли, до неузнаваемости спектра. Подал чистый внешний клок - все идеально стало. А дрожало при грязном клоке на 16 битах 2-3 дискрета.
Цитата(Victor® @ Mar 10 2011, 06:52)
Читайте про аппертурную погрешность.
Спасибо, почитал. Действительно, у меня в проекте она существенно ниже ошибки квантования. Учту на будущее.
Здравствуйте, чтобы не создавать новую тему, спрошу здесь.
Есть (предполагается) АЦП с частотой дискретизации Fs = 48 кГц, данные обрабатываются ПЛИС с тактовой Fclk=100 МГц. Получается, что Fclk не кратна Fs и данные приходят как бы асинхронно тактовой. Нужно ли их (данные) как то синхронизировать? Или проще поменять тактовую, например, на 96 МГц?
Есть (предполагается) АЦП с частотой дискретизации Fs = 48 кГц, данные обрабатываются ПЛИС с тактовой Fclk=100 МГц. Получается, что Fclk не кратна Fs и данные приходят как бы асинхронно тактовой. Нужно ли их (данные) как то синхронизировать? Или проще поменять тактовую, например, на 96 МГц?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.