Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: С HyperLinks не срастается
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Работаем с трассировкой
Digi
Пока разводится печатка, я решил посмотреть, что же у меня получается на плате. На плате разведены дифф пары. Стоят Altera Cyclone3 и ADSP-TS201. IBIS model для Cyclone сгенерил мне Quartus, а для TS201 взял с сайта Analog Devices. Правда у них там была пометка, что дифф пары симулить с ним вроде как нельзя.
Плата 16 слоев. каждый слой GND указан как Plane и подключен к GND. Толщины диэлектрика указал. Сопротивление пары близко к 100 Ом или 50 Ом одиночка.
Загрузил часть разведенной печатки в HyperLinks, назначил IBIS модели пытаюсь симулить - получается лажа.
Сигнал очень лохматый, и даже 50 Мгц не проходят. Такая картина что с источника Cyclone, что с TS201. внешний вид сигнала на приемных пинах и на передающих по форме почти одинаковы, только задержаны. Если установить модели типа Generic LVTTL то все нормально, а вот с родными не работает. С HyperLinks ниразу не работал. Что я могу делать не так ? Может посоветуете краткое руководство для быстрого старта.

И еще вопрос. Насколько негативно отразится змейка на дифф парах ? Частоты около 100-200 МГц.

Прилагаю часть печатки, включены не все слои.
cioma
Лучше чем в мануале описание врядли найдете.
Попробуйте экспортнуть проблемную цепь в LineSim и посмотреть что не так с моделью.
Кстати, а IBIS-файл проходит через ICX-парсер без проблем?
bigor
Цитата(Digi @ Mar 2 2011, 20:54) *
И еще вопрос. Насколько негативно отразится змейка на дифф парах ? Частоты около 100-200 МГц.

Не отразиться, если выполнить ее грамотно.
Ant_m
Цитата(bigor @ Mar 4 2011, 20:30) *
Не отразиться, если выполнить ее грамотно.

К сожалению, у топикпастера, она как раз сделана не лучшим образом. Стандартная рекомендация - когда делаете "змейку", между изгибами должен быть выдержан зазор 3 ширины проводника. А для дифф пар. 3 ширины пары.
gosu-art
А не подскажете где можно посмотреть на эти рекомендации? Просто в рекомендациях Freescale И Микрона ничего подобного не нашел.
Digi
Сейчас пробую просимулить простую платку. Сигналы на разъеме Х1 - выходы. Смотрел диф пару х1.1 и х1.2. Модели для этих сигналов взял готовые lv031 lv032, диф премники и передатчики. R=50 Ом. В результате симуляции получается очень искаженный сигнал, котырый, как мне кажется должен быть несколько другой. Просьба, кто сможет, посмотрите проектик и скажите что я не так делаю.
fill
Цитата(Digi @ Mar 9 2011, 11:24) *
Сейчас пробую просимулить простую платку. Сигналы на разъеме Х1 - выходы. Смотрел диф пару х1.1 и х1.2. Модели для этих сигналов взял готовые lv031 lv032, диф премники и передатчики. R=50 Ом. В результате симуляции получается очень искаженный сигнал, котырый, как мне кажется должен быть несколько другой. Просьба, кто сможет, посмотрите проектик и скажите что я не так делаю.


Согласно файла IBIS пары пинов 2-3, а согласно плате 1-2 и т.д. В результате при выборе цепей диф. пары выбирается\моделируется еще лишняя цепь ...
Digi
Вроде разобрался.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.