Суть проблемы:
Есть несинтезируемые (использование файлового IO и временных задержек типа wait for 1ns) модели на VHDL: модель генератора сигналов и модель SRAM, которые как реальные устройства будут подключены к ПЛИС. Есть синтезируемый код (схематик + VHDL), который принимает сигнал, обрабатывает его и оперирует с памятью.
Вопрос:
Как сказать квартусу или изе, что я нехочу синтезировать модели, а хочу их использовать только при симуляции? Интересует естественно timing simulation а не functional simulation.
ПАМАГИТЕ, ПАГИБАЮУууу!!!

ХМмм а с каких это пор в квартусе появился нормальный симулятор ?
ИМХО никак, моделсим/альдек в руки. + нетлист от квартуса и симулять

Хотя может быть я ошибаюсь .......

Не указан тип симулятора.

Для организации процесса автоматизации синтеза существуют специальные директивы:



И только для altera:


Будет лучше если вы просто не будете передаваить синтезатору, файлы не подлежащие синтезу.

2 des00:
В QII симулятор лучше, чем встроенный в изе 7.1. Покрайней мере мне больше нравится. Не пробовал моделсим. Там точно есть возможность подгрузить post place&route нетлист и дрючить его VHDL моделью?

2 vetal: Ну это вроде все понятно. Повторюсь:
Как сказать квартусу или изе, что я нехочу синтезировать модели, а хочу их использовать ТОЛЬКО ПРИ СИМУЛЯЦИИ?
Поясню.
Я делал проект на ActiveHDL и производил functional simulation. Естественно, мне нужно посмотреть, как себя будет вести прошивка в ПЛИС, т. е. провести post par simulation. Но до post par simulation дело не дошло, потому что ActiveHDL 6.1 не суппортит форматы проектов ни QII.5 ни ISE7.1, другими словами не может с ними интегрироваться.
Как я уже говорил, есть модели: генератора входных сигналов, которая использует файловый IO; SRAM, которая использует wait for x ns. Естественно, что они несинтезируемые. Как вариант я могу от них отказаться и задавать при симуляции вручную нарисованный тестовый вектор, но это совсем не круто.

Вопрос в том, как заставить квартус или изе использовать отдельные инстанции на VHDL при timing симуляции. В документации сказано, что это можно сделать, но у меня не выходит. Еще могу сказать, что такой режим называется mixed mode simulation, если я не путаю.

Quartus не позволяет использовать тестбенчи в прямом смысле слова.

Для проведения ppr верификации необходимо экспортировать результаты в удобоваримый формат. Для Modelsim есть отдельные галки, для a-hdl использовать custom vhdl(verilog).
Полученные файлы импортировать в проект AHDL, скомпилить в отдельную библиотеку, в которую так же скомпилировать ваши тесты.
После этого вашы тестовые последовательности будут воздействовать на проект, полученный после p&r.
Если имеется конфликт с библиотеками, то их необходимо перекомпилировать, взяв исходники из директории quartus.
SDF файл подключается в настройках проекта.
Время моделирования увеличивается в разы.

Про квартус теперь понятно, спасибо. Буду пробовать. А какая ситуация с изе7.1? Насколько я понимаю, разработчики изе не стали заморачиваться, и в ее состав входит только простенький симулятор. Для полноценной симуляции нужно использовать моделсим, которая удовлетворяет моим потребностям (использование тесбенчей в ppr симуляции). Я правильно понимаю?

Как там у xilinx точно не знаю, но должно быть что-то подобное.
Т.е. после финального роутинга генерится нетлист и файл задержек, которые подключается к вашему симулятору(ahdl или modelsim или что-то подобное). Что нажимать не знаю.
Я после quartus, при необходимости, предпочитаю использовать Modelsim, т.к. у меня сложилось навязчивое ощущение, что он работает быстрее чем active-hdl.

хмм моделсим не пробывал пока,
а так в Activ делал все виды симуляций под ксайлинкс.
Сейчас хочу попробывать Риверу она должна работать по быстрее

С альдеком можно все интегрировать, я ситезю симплифаем в батч моде, развожу исе7.1 в батч/гуй моде и все работате
а реддактор в альдеке заглядение

Только надо иметь в виду, что Ривьера - это чистый симулятор. Как Моделсим. Т.е. там нету никаких средств для запуска синтезаторов и прочих тулзов. И даже понятие проекта там совсем другое, более простое. Просто коллекция файлов, которая компиляется в библиотеку. И редактор там победнее будет, нежели в Активе. Т.ч. Вас тут может ожидать разочарование.

С другой стороны, есть редакторы не хуже Активовского - тот же SlickEdit. А Синплифай запускать отдельно совсем несложно. И даже вполне удобно у него в версиях 8.х сделано окошко с сообщениями - сортировки, группировки, фильтры, цветовая раскраска.

И главное преимущество, имхо, у Ривьеры - это скорость как моделирования, так и отображения waveform'ов - на здоровенных Актив заметно подтормаживает, в то время как Ривьера вообще без тормозов. И более широкая поддержка языков - даже СистемВерилог как-то умеет (а Актив 6.3 нет).

В общем, следующий проект буду плотно на Ривьере лабать - мне и в Активе-то только симулятор и был нужен. А Ривьера как раз именно симулятор. Почти полный аналог Моделсима (только интерфейс у нее не такой угрюмый ).

Спасибо за ответ,
я знаю об этом, мне альдек интересен как IDE (квази IDE), и для симуляции, но некоторые веши он уж очень долго симулит поэтом я и решил глянуть риверу именно как симулятор.

и понемного я отхожу от симуляции с использованием вейв форм, так если только такты конвеера посмотреть (не разьезжаються ли потоки), а так дампы в файлы из тестбенча очень удобная штука оказываеться

А еще в альдеке очень хорошо изучать языки и принипы тестирования (есть помошники, генераторы и т.д.
)

100% согласен!!! Вот именно поэтому у меня такой вопрос и возник.