Цитата(andrewkrot @ May 15 2011, 23:14)

Эт точно... Ложных событий он и не дает. Он показывает то, что творится внутри кристалла синхронно с его (SignalTap) частотой. И если результаты его работы никак не сходятся с результатами функционального моделирования то вариантов всего два - асинхронщина или времянка. Попробуйте понизить частоту всего проекта раза в 2 и посмотрите что там будет на сигналтапе. И дайте народу хоть посмотреть на Ваш проект - телепатов здесь по-прежнему нет.
tp1 <= tp1_as;
process (fpga_reset_h, sys_clk_int) is
begin
if(fpga_reset_h = '1') then
--tp1 <= '0';
tp2 <= '0';
tp3 <= '0';
ser_txd <= '1';
elsif(rising_edge(sys_clk_int)) then
tp2 <= tp2_as;
tp3 <= tp3_as;
ser_txd <= ser_rxd;-- Synchronous Sequential Statement(s)
end if;
end process;
a1 : ENTITY work.spll
PORT MAP
(
areset => fpga_reset_h,
inclk0 => sys_clk,
c0 => sys_clk_int,
c1 => tp1_as,
c2 => tp2_as,
locked => tp3_as
);
Вот собственно и весь проект, СигналТап висит на sys_clk_int, на входах tp1, tp2, tp3