Manual Clock Switchover
PLLs of Cyclone III family devices support manual switchover, in which the clkswitch signal controls whether inclk0 or inclk1 is the input clock to the PLL. The characteristics of a manual switchover is similar to the manual override feature in an automatic clock switchover, in which the switchover circuit is edge-sensitive. When the clkswitch signal goes high, the switchover sequence starts. The falling edge of the clkswitch signal does not cause the circuit to switch back to the previous input clock.

П.С.
там хитрый С2/3 код и пляски с altpll

des00
А что надо вначале делать, переключать входной клок или перегружать конфигурацию PLL?
Мне вот предстоит в перспективе делать настройку pixel clock для video dac, и для разных видеорежимов поставлены два разных опорных генератора. Для конечной частоты нужно сочетать настройку параметров со сменой входной частоты.

Может, переключение, равно как и перезагрузку параметров можно делать, пока сама PLL выведена в сброс?

Use the clkswitch input for user- or system-controlled switch conditions. This is
possible for same-frequency switchover or to switch between inputs of different
frequencies. For example, if inclk0 is 66 MHz and inclk1 is 200 MHz, you must
control the switchover because the automatic clock-sense circuitry cannot monitor
primary and secondary clock frequencies with a frequency difference of more than
20%. This feature is useful when clock sources can originate from multiple cards
on the backplane, requiring a system-controlled switchover between frequencies
of operation. Choose the secondary clock frequency so the VCO operates in the
recommended frequency range. Also, set the M, N, and C counters accordingly to
keep the VCO operating frequency in the recommended range

....
When using manual clock switchover, the difference between inclk0 and
inclk1 can be more than 20%. However, differences between the two clock
sources (frequency, phase, or both) can cause the PLL to lose lock. Resetting the
PLL ensures that the correct phase relationships are maintained between the input
and output clocks.

По тексту выше непонятно смогу ли я переключиться на активный клок если второго не будет?

Мда. Меня бы глитчевая коммутация устроила вполне. Благо 1 раз всего надо сделать при включении и клок на выходе плл задействуется только иногда, для всего остального есть свой, набортный..

Завести оба на стандартные I/O скоммутить тупым assign-ом, вывести наружу и завести на клок инпут? ))

When the current reference clock is not present, the clock-sense block automatically switches to the backup clock for PLL reference. The clock switchover circuit also sends out three status signals—clkbad[0], clkbad[1], and activeclock—from the PLL to implement a custom switchover circuit. You can select a clock source at the backup clock by connecting it to the inclk1 port of the PLL in your design.

Там переключалка сделана безглитчевая, она требует наличия двух тактовых частот, для синхронизации сигнала включения в каждом тактовом домене. Если мне память не изменяет, в автоматическом режиме там тоже самое

Меня смущает одна весч в даташите.
Циклон 3 хендбук, стр 5-21:
Both inclk0 and inclk1 must be running when the clkswitch signal goes high to
start the manual clock switchover event. Failing to meet this requirement causes the
clock switchover to malfunction.
Как сие понимать?

У меня задача такая - у дочерней платы есть два разъема, основной и резервный. Ее могут воткнуть либо тем, либо другим, соответственно на одном из входов будет клок, на другом неизвестно что (мб наводки).
Выбор клока хотел сделать с помощью мониторинга какого-нибудь пина питания в разъеме который вставили (оба одновременно невозможно).

По тексту выше непонятно смогу ли я переключиться на активный клок если второго не будет?