Всем привет. Итак, нарисовалась проблемка. Некий чипсет имеет резервное питания и основное. Необходимо реализовать следующий алгоритм сброса: подали резервное питание, подали основное питание, произошел сброс. отключили основное питание, включили вновь - сброс не происходит, т.е. резервное питание выступает в качестве защелки. Если отключили резервное питание, и подаем только основное, то сбрасываем в каждый момент подачи основного питания. Схема сброса должна питаться только в момент подачи основного питания, фиксацию состояния можно запитывать от резервного источника. Как реализовать с минимальным кол-вом деталей, ума не приложу. За помощь много пива. Заранее спасибо.

рисовать лениво, надеюсь, что сообразите...
нужен D-триггер и 1 элемент 2И-НЕ. триггер тактируется по срезу, на тактовый вход подается сигнал от основного питания, на вход данных - сигнал резервного питания. сигнал с выхода триггера и сигнал основного питания подаются на 2И-НЕ... вроде так
Нажмите для просмотра прикрепленного файла
когда резервное питание 0, на выходе триггера 1 и сигнал основного питания проходит для сброса, когда резервное питание 1, то проходит 1-й сигнал основного питания для сброса, а остальные блокируются

Реализовывать такую схему на цифровых микросхемах - нехорошо, поскольку при проблемах с питанием в системе они могут перейти в непредсказуемое состояние.
А у процессора есть вход NMI? Если есть, то логично подавать ресет на систему когда появляется хотя бы одно из питаний. А по NMI отслеживать, в каком состоянии находится основной канал питания. Т.о. можно использовать практически любой супервизор, например MAX705 какой-нибудь.
Или просто прерывание использовать. Но это уже сложнее.

а что с питанием логики посоветуете? возможны варианты, когда резервное питание присутствует, а когда нет. А основное питание или подается или нет.


нет, такого входа нет. Сбрасывать необходимо только раз, при подачи основного питания - резервное питание выступает в роли защелки.

питание логики через диоды от основного и резервного

Какая хоть полярность и тип логики у входа сброса ?

а нет ли таких компоненвто в микроминиатюрных корпусах, в идеале в одном корпусе?


0-reset, если вы об этом

Да об этом. А уровни 1 и 0?

это называется "одногейтовая логика", в корпусах sot-23. поищите

1,2В - 1
0-0,4 - 0

для реализации на логике, какие чипы посоветуете, питание 1.2В
нашел у TI AUC1G80 и AUC1G00 но достать их практически не реально((

Если место есть на плате, можете прямо на диодах/транзисторах схемку изобразить. Я както раз делал схему мультипитания со сбросом для макета (тоже были проблемы с комплектующими): мультиплексор питания сделал на диодах (шоттки и кремниевых), а сброс на двух биполярниках в триггерном включении - работало как по учебнику.