Итак, имеется JLINK, процессор ARM и ПЛИС. Для экономии места хотелось бы оставить только один разъем JTAG. Понятно, что нужно объединить устройства в JTAG-цепочку. Только тогда возникает проблема, какой софт нужен для того, чтобы просто шить ПЛИС и (крайне желательно) отлаживать ARM. Что посоветуете? Что-то слышал про OpenOCD. Скажите, нужно ли копать в этом направлении. Или есть что-то более удобное?

Поищите, на ветке FPGA, как-то видел подобную тему.

Зависит от среды разработки, о которой Вы не упомянули. Например, KEIL если не сам, то с "подсказкой" в соответствующих настройках JTAG адаптера беспроблемно "достукивается" до целевого устройства (ARM) в цепочке JTAG. Производители же ПЛИС предлагают свои средства для прошивки их чипов (я сужу по знакомой мне Actel|microsemi FPGA). Там и можно глянуть, не поддерживает ли такая программка JLINK.

Могу точно сказать, что пробовал такую цепочку сделать с Xilinx CoolRunner. AT91 через jlink видится и шьётся нормально. cpld определяется в связке через свой программатор platform cable usb, подсовывал в цепочку bsdl файл описания at91 чипа, но cpld не прошивается. насколько я понял, для прошивки в связке надо компилировать код сразу с указанием того, что чип находится в цепочке, чтобы набор команд сгенерировался корректно (svf файлы), но я так и не разобрался, как это сделать.