Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: АЦП на cyclone III starter kit
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Duke21
Доброго дня.

я недавно начал работать с ПЛИС, знания пока не очень глубокие...
у меня есть Cyclone III starter kit и THDB ADA от terasic.

Мне надо подать сигнал с генератора сигналов на АЦП -> FPGA -> ЦАП -> осцилограф.
Программка QB3_Top подает сгенерированный синус на ЦАП, но я не могу разобраться как передать сигнал с генератора на АЦП.

inout [4:16]HSMC_RX_N;
inout [4:16]HSMC_RX_P;
inout [4:16]HSMC_TX_N;
inout [4:16]HSMC_TX_P;
подразумевает и вход и выход... а следующая строка
assign a2dba = {HSMC_RX_P[10], HSMC_RX_N[10], HSMC_RX_P[11], HSMC_RX_N[11],
HSMC_RX_P[12], HSMC_RX_N[12],HSMC_RX_P[13], HSMC_RX_N[13],HSMC_RX_P[14], HSMC_RX_N[14],
HSMC_RX_P[15], HSMC_RX_N[15],HSMC_RX_P[16], HSMC_RX_N[16]};
только выход.

Не подскажите как тут считать данные на АЦП?
Duke21
Цитата(Duke21 @ Oct 10 2011, 12:45) *
Доброго дня.

я недавно начал работать с ПЛИС, знания пока не очень глубокие...
у меня есть Cyclone III starter kit и THDB ADA от terasic.

Мне надо подать сигнал с генератора сигналов на АЦП -> FPGA -> ЦАП -> осцилограф.
Программка QB3_Top подает сгенерированный синус на ЦАП, но я не могу разобраться как передать сигнал с генератора на АЦП.

inout [4:16]HSMC_RX_N;
inout [4:16]HSMC_RX_P;
inout [4:16]HSMC_TX_N;
inout [4:16]HSMC_TX_P;
подразумевает и вход и выход... а следующая строка
assign a2dba = {HSMC_RX_P[10], HSMC_RX_N[10], HSMC_RX_P[11], HSMC_RX_N[11],
HSMC_RX_P[12], HSMC_RX_N[12],HSMC_RX_P[13], HSMC_RX_N[13],HSMC_RX_P[14], HSMC_RX_N[14],
HSMC_RX_P[15], HSMC_RX_N[15],HSMC_RX_P[16], HSMC_RX_N[16]};
только выход.

Не подскажите как тут считать данные на АЦП?

ну или может подскажите где побольше инфы получить

Duke21
попробую поставить вопрос по другому.... как прописать в verilog вход на АЦП?
PavPro
Цитата(Duke21 @ Oct 10 2011, 17:53) *
попробую поставить вопрос по другому.... как прописать в verilog вход на АЦП?


module AD_DA (AD_data, OE_ADC, OTR_ADC, DA_data, clk);

input [13:0] AD_data; // данные с ацп
input OTR_ADC; // перегрузка ацп

output clk; // синхронизация для ацп, цап(если тактовый сигнал заводить с ПЛИС)
output reg [13:0] DA_data; // данные на ЦАП

Я бы сделал так. А физические выводы переназначел в пинпланнере.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.