Здравствуйте.
Есть такая проблема. Нет совершенно никакой информации по плате Spartan 3E Starter Kit в плане работы с установленной на ней памятью.
Поднял на TSK3000: GPIO, PWM, SPI. Теперь нужно завести эзернет, но нужна внешняя память.
Компонент который я рассматриваю для настройки - WB_MEM_CTRL.
На родной плате разработчика установлена MT48LC16M16A2TG, а на моей - MT46V32M16.
Подскажите что делать чтобы настроить работу на этой плате с памятью или ее частью?
Заранее спасибо.
Полная версия этой страницы: Использование SDRAM в FPGA проектах Altium Designer
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Volodin K.I. @ Nov 1 2011, 01:39) 
Здравствуйте.
Есть такая проблема. Нет совершенно никакой информации по плате Spartan 3E Starter Kit в плане работы с установленной на ней памятью.
Поднял на TSK3000: GPIO, PWM, SPI. Теперь нужно завести эзернет, но нужна внешняя память.
Компонент который я рассматриваю для настройки - WB_MEM_CTRL.
На родной плате разработчика установлена MT48LC16M16A2TG, а на моей - MT46V32M16.
Подскажите что делать чтобы настроить работу на этой плате с памятью или ее частью?
Заранее спасибо.
Есть такая проблема. Нет совершенно никакой информации по плате Spartan 3E Starter Kit в плане работы с установленной на ней памятью.
Поднял на TSK3000: GPIO, PWM, SPI. Теперь нужно завести эзернет, но нужна внешняя память.
Компонент который я рассматриваю для настройки - WB_MEM_CTRL.
На родной плате разработчика установлена MT48LC16M16A2TG, а на моей - MT46V32M16.
Подскажите что делать чтобы настроить работу на этой плате с памятью или ее частью?
Заранее спасибо.
***Altium takes "Low-RISC" approach to 32-bit system development on FPGAs.
Вам нужен Memory Interface Generator (MIG) для генерации контроллера DDR памяти. Он встроен в Xilinx Core Generator в последних версиях ISE.
В принципе на его выходе генерятся исходники в RTL и файл констреинтов. Вопрос можно ли внешние исходники прикрутить к вашему Альтиуму?
И чем обусловлен такой экзотический выбор процессора?
Цитата(VladimirB @ Nov 2 2011, 13:55)
***Altium takes "Low-RISC" approach to 32-bit system development on FPGAs.
Вам нужен Memory Interface Generator (MIG) для генерации контроллера DDR памяти. Он встроен в Xilinx Core Generator в последних версиях ISE.
В принципе на его выходе генерятся исходники в RTL и файл констреинтов. Вопрос можно ли внешние исходники прикрутить к вашему Альтиуму?
И чем обусловлен такой экзотический выбор процессора?
Вам нужен Memory Interface Generator (MIG) для генерации контроллера DDR памяти. Он встроен в Xilinx Core Generator в последних версиях ISE.
В принципе на его выходе генерятся исходники в RTL и файл констреинтов. Вопрос можно ли внешние исходники прикрутить к вашему Альтиуму?
И чем обусловлен такой экзотический выбор процессора?
Исходники можно добавить к проекту, это да. Только там при генерации шина другая - wishbone.
Процессор типа опенсорсный и ядра к нему такие же, однако не удалось поднять wb_ddr с opencores.org .
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.