Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: SignalTap и тайминги
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
DevL
такое впечатление , что тайминги , который показует SignalTap далеки от реальных, только форма сигнала/ов правильная

вопрос - насколько можно доверять именно таймингам SignalTap ?

Или я чего то еще не докрутил ... тот же clock - по форме нормальный но время цикла - как взятое с потолка...
_Anatoliy
Цитата(DevL @ Nov 4 2011, 13:00) *
такое впечатление , что тайминги , который показует SignalTap далеки от реальных, только форма сигнала/ов правильная

вопрос - насколько можно доверять именно таймингам SignalTap ?

Или я чего то еще не докрутил ... тот же clock - по форме нормальный но время цикла - как взятое с потолка...

О каких таймингах речь идёт?
DevL
Цитата(_Anatoliy @ Nov 4 2011, 12:23) *
О каких таймингах речь идёт?


например длине/времени цикла, которые показывается...

приатачен пример ... разбираюсь с Singal Configuration , Clock и Time Units.... идеи, советы - welcome...
DevL
IMHO сдается что SignalTap работает на частоте FPGA ( без учета всех PLL вариантов )
причем значения снимаются именно по этой частоте и показываются как samples ( Samples Numbers - важно именно для этого "вида" )
и если в Time Units ввести время частоты FPGA - дальше SignalTap показывает тайминг и позволяет его мерять уже не в samples,
а именно времени...

для 50MHz в Time Units неплохо ввести 20.408ns ( 1/50MHz ) , главное тут - побольше точность ...

barabek
Цитата(DevL @ Nov 5 2011, 00:25) *
IMHO сдается что SignalTap работает на частоте FPGA ( без учета всех PLL вариантов )


Ни на какой иной частоте он работать и не может. Другой вопрос, что клок Вы для него можете взять любой из имеющихся внутри проекта. Вы же понимаете, что signaltap это некое IP-ядро, состоящее из кучи памяти и всяческой синхронизирующей логики и плюс к этому механизм для слива накопленных семплов на комп через jtag. Соответственно в памяти хранятся 0-ки и 1-ки, а временные границы переходов между ними определяются дискретностью клока, который Вы выставили перед началом компиляции всего проекта.


Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.