Есть ПЛИС CycloneIII. Через неё реализовано несколько синхронных интерфейсов. Вопрос такой: через какие пины ПЛИС правильнее вытаскивать тактовые частоты???
Заранее спасибо...

смотря что за интерфейсы, требования на джиттер тактовой, скорости интерфейсов и т.д.

Сделайте проект в Квартусе, разместите пины так или иначе, скомпилируйте.
Если появятся предупреждения про "clock non dedicated routing" или что-нибудь похожее, то вариант может быть хуже чем другой в котором предупреждения нет.
Но если тактовая частота очень низкая и времянка не впритык то такие предупреждения можно игнорировать.

Делал проеткт на CycloneIII. Над вопросом TS не задымывался, а когда селал железку и скомпилили проект увидел предупреждение Warning: PLL "altpll0:inst6|altpll:altpll_component|pll" output port clk[0] feeds output pin "LED_SHCP" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance. Но всё заработало. Правда частота у этого клока была всего 25МГц

В проекте были ещё выходные тактовые сигналы. Но квартус ругнулся только на этот, т.к. он с выхода pll, на остальные клоки которые использовались в проекте как глобальные и выходили наружу Квартус не ругался.