Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Расчет надежности ПЛИС
Форум разработчиков электроники ELECTRONIX.ru > Сборка РЭУ > Вопросы надежности и испытаний
sturi
Добрый день,
поставлена задача рассчитать интенсивность отказа устройства, в состав которого входит в том числе ПЛИС от Xilinx.
Для расчета я использую методику приведенную в документе MIL-HDBK-217F, notice 2. За сим вопрос к тем, кто с этой штуковиной знаком, но разумеется всем ответам буду рад.
Так вот, пользуясь этой методикой получается очень большое значение интенсивности отказа, что как-то неестественно - за год вероятность сбоя одной только ПЛИС составляет 0.7 (то есть надежность 0.3).
За сим вопрос, применим ли вышеуказанный документ к современной ЭКБ, или существуют более современные методики оценки интенсивности отказов? Или, что тоже вероятно, я могу ошибаться в применении данной методики для данной ПЛИС. Или она верна, и сбои неизбежны?

Спасибо!

PS
у студентов, изучающих теория вероятности, спрашивают: "А вы знаете теорию вероятности?", "Хм... вероятно!" - отвечают студенты.)))


PSS
к сообщению прикладываю созданный мной файл расчёта, точнее его скриншот.
Нажмите для просмотра прикрепленного файла
bambr


Алгоритм то в целом верный. Но вот коэффициенты там другие.
Этот стандарт более чем 10-летней давности. тех времен когда были микросхемы на тыщу вентилей и сверхбольшие. Логично что парметры которые там брать уже не стоит.

У самого Ксайлинкс полно документов по этой части кстати.

http://www.xilinx.com/support/documentatio...uides/ug116.pdf
i-mir
Поддерживаю, в свое время был аналогичный ответ от Xilinx :

As you may know this is addressed and documented in the Device Reliability Report (UG116).
However there’s not much data available yet for newer architecture like Virtex-6 and Spartan-6.
Only Table 1-14 is giving FIT numbers related to SEU. I’ll try to get an update on when UG116
will be updated...

sturi
спасибо!
почерпнул полезной инфы, в том числе пресловутые FIT.
Но пара вопросов возникло:
я рассматривал ПЛИС от Xilinx и от Actel, оба производителя проводят испытания при температуре 55С, почему именно при 55 (имеется ввиду каким документом руководствуются)?
И более общий вопрос про сами FIT, - измеряются в 10E-09 всегда, если не написано обратного?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.