Кристал Spartan3E-250 корпус VQ100
Суть непонятности
использую выводы Р40(IO_L06P_2/D2/GCLK2) и Р41(IO_L06N_2/D1/GCLK3) для приема опросной частоты 20 кГц - установлены как входы
при поступлении опросной частоты на один из выводов на другом появляется тот же сигнал
замыкание между ножками отсутствует
Направте куда копать пожалуйста
Полная версия этой страницы: Непоятность в работе Spartan3e
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(DimonIN @ Dec 29 2011, 08:40) 
Кристал Spartan3E-250 корпус VQ100
Суть непонятности
использую выводы Р40(IO_L06P_2/D2/GCLK2) и Р41(IO_L06N_2/D1/GCLK3) для приема опросной частоты 20 кГц - установлены как входы
при поступлении опросной частоты на один из выводов на другом появляется тот же сигнал
замыкание между ножками отсутствует
Направте куда копать пожалуйста
Суть непонятности
использую выводы Р40(IO_L06P_2/D2/GCLK2) и Р41(IO_L06N_2/D1/GCLK3) для приема опросной частоты 20 кГц - установлены как входы
при поступлении опросной частоты на один из выводов на другом появляется тот же сигнал
замыкание между ножками отсутствует
Направте куда копать пожалуйста
а на плате "соплей" нет?
в ucf файле "приколов" нет?
точно?
Цитата(Maverick @ Dec 29 2011, 10:12)
а на плате "соплей" нет?
в ucf файле "приколов" нет?
точно?
в ucf файле "приколов" нет?
точно?
На плате соплей нету несколько раз перепроверил и под микроскопом и тестером на КЗ
UCF:
NET "In_MPIU" LOC = P40;
NET "In_XYZ" LOC = P41;
NET "In_MPIU" IOSTANDARD = LVTTL;
NET "In_XYZ" IOSTANDARD = LVTTL;
NET "In_MPIU" PULLDOWN;
NET "In_XYZ" PULLDOWN;
Проект:
In_XYZ : in STD_LOGIC;
In_MPIU : in STD_LOGIC;
Былиб какие приколы то нашел бы, а так голова кругом идет
Цитата(DimonIN @ Dec 29 2011, 09:27)
На плате соплей нету несколько раз перепроверил и под микроскопом и тестером на КЗ
UCF:
NET "In_MPIU" LOC = P40;
NET "In_XYZ" LOC = P41;
NET "In_MPIU" IOSTANDARD = LVTTL;
NET "In_XYZ" IOSTANDARD = LVTTL;
NET "In_MPIU" PULLDOWN;
NET "In_XYZ" PULLDOWN;
Проект:
In_XYZ : in STD_LOGIC;
In_MPIU : in STD_LOGIC;
Былиб какие приколы то нашел бы, а так голова кругом идет
UCF:
NET "In_MPIU" LOC = P40;
NET "In_XYZ" LOC = P41;
NET "In_MPIU" IOSTANDARD = LVTTL;
NET "In_XYZ" IOSTANDARD = LVTTL;
NET "In_MPIU" PULLDOWN;
NET "In_XYZ" PULLDOWN;
Проект:
In_XYZ : in STD_LOGIC;
In_MPIU : in STD_LOGIC;
Былиб какие приколы то нашел бы, а так голова кругом идет
а Вы где смотрите - на разъеме или прямо с выводов ПЛИС?
попробуйте подключить Chipscop - что он покажет....
Цитата(Maverick @ Dec 29 2011, 10:39)
а Вы где смотрите - на разъеме или прямо с выводов ПЛИС?
попробуйте использовать Chipscop - что он покажет....
попробуйте использовать Chipscop - что он покажет....
Смотрел сначала на разъеме, потом обрезал дорожку около вывода и смотрел там результат одинаков
Буду куриить Chipscop - раньше без него обходился
Спасибо за ответы
Цитата(DimonIN @ Dec 29 2011, 09:44)
Буду куриить Chipscop - раньше без него обходился
Спасибо за ответы
Спасибо за ответы
эта статья мне помогла "стартануть"
Цитата(Maverick @ Dec 29 2011, 10:48)
эта статья мне помогла разобраться
Спасибо за помощь
Добрый день.
Если есть возможность, попробуйте вывод, на который в данный момент не будет подаваться частота сделать:
а) незадействованым;
б) выходом в состоянии Z;
в) выходом с каким-то постоянным уровнем (0/1).
Возможно это позволит как-то детализировать ситуацию. Например, определить, что выводы замкнуты внутри микросхемы.
ChiScope безусловно очень поможет.
Удачи.
Если есть возможность, попробуйте вывод, на который в данный момент не будет подаваться частота сделать:
а) незадействованым;
б) выходом в состоянии Z;
в) выходом с каким-то постоянным уровнем (0/1).
Возможно это позволит как-то детализировать ситуацию. Например, определить, что выводы замкнуты внутри микросхемы.
ChiScope безусловно очень поможет.
Удачи.
Цитата(DimonIN @ Dec 29 2011, 09:53)
отпишитесь о результатах, плиз...
Спасибо всем ответившим
В праздники буду докапываться
Всех с наступающим Новым Годом
В праздники буду докапываться
Всех с наступающим Новым Годом
Цитата(DimonIN @ Dec 29 2011, 15:30)
Спасибо всем ответившим
В праздники буду докапываться
Всех с наступающим Новым Годом
В праздники буду докапываться
Всех с наступающим Новым Годом
Я бы начал "копать" с FPGA Editor. Там всё видно. Есть ещё PlanAhead, но с этим инструментом я не так хорошо знаком.
И вас с наступающим!
Цитата(Maverick @ Dec 29 2011, 11:00)
отпишитесь о результатах, плиз...
Если один из выводов назначить как выход, то ни какого влияния друг на друга не происходит
При назначенных выводах как входы ChipScop показывает совсем другую картинку чем осциллограф
FPGA Editor показывает что выводы используются в качестве входов и связей между ними нет
Решил проблему перекидыванием одной из опросных частот на другой вывод, благо имелся свободный
Еще раз всем спасибо за помощь
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.