Возникла потребность НАЧАТЬ работать с FPGA, сам я нуб нубом. Посоветуйте, пожалуйств, какую лучше FPGA и devkit к ней выбрать, чтобы во-первых не стоило бешенных денег (до 1-2к баксов) и самое главное - на ней можно было собрать наиболее быстрый многоразрадный счетчик. Так же интересует, у каких FPGA можно собрать наибольший сдвиговый регистр с кратчайшим расстоянием между триггерами (в пределах одного LUTa или какой там базовый элемент) и у каких FPGA можно наиболее точно подбирать и расчитывать задержку распространения сигнала (ну и соответственно, у каких дейвайсов она может быть потенциально наименьшей). Почему то данные по быстродействию базовых элементов в FPGA (flip-flop, xor) хрен где сыщешь =\

к примеру http://www.altera.com/products/devkits/kit-dev_platforms.jsp

Вы что, вручную собрались расчитывать? Мне кажется Вы не совсем разобрались в идеологии ПЛИС. А быстродействие базовых элементов есть в описании, по крайней мере у альтеры.

Спасибо, по сайтам производителей лазить умеем, хотелось бы конкретных советов и опыта по описанной выше теме



У вас однобокое представление об "идеологии ПЛИС", кому то важно, чтобы сделанное абстрагированное описание автомата было залито в ящик и гарантированно работало, возможно даже и при смене железа. Кому то нужно утилизировать мощь передовых техпроцессов и сверхплотной компоновки элементов в ПЛИС, чтобы реализовать гиперскоростное или суперэффективное устройство, и ему неважно что на другой ПЛИС этот дизайн может не заработать (этот дизайн вообще нигде больше не заработает если только ASIC не заказывать).
Даташиты читать умеем. У альтеры описания быстродействия базовых элементов нет, по крайней мере в Stratix V Handbook, если где-то есть - буду премного благодарен если подскажете где.
Xilinx пока полистать не успел, все таки два дня в FPGA-теме (не считая универа)

Для НАЧАЛА есть DE0-Nano.

лазить то умеете, а вот читать...
хотелось бы конкретных вопросов.

понятия "быстрый", "быстрее" - относительные.
какая стоит задача?

что Вы подразумеваете под быстродействием базовых элементов?
почитайте вообще какие параметры "быстродействия" у FPGA, потом ищите в Handbook эти параметры.

для начала лучше бы полистали... вернее, почитали

Как насчет начать с вот этого? Коли Вы "нуб нубом". (покупать не агитирую, можно найти).

Начет китов - так зайдите на сайт терры и сами прикинете что почем.

Что касается сдвиговых регистров - у Xilinx архитектура гораздо интересней для этого (я о LUT-е в режиме SRL - у Альтеры этого нет).

Благодарю за ответ в тему, оче вкусная цена, аж захотелось чего покруче. Плюс создается ощущение что циклоны - самые слабенькие из семейств альтеры, или у альтеры все семейства одного поколения (Stratix 4, Arria 4, Cyclone 4) на уровне базового блока (Logic Array Block) одинакого быстрые? А пятое поколение альтеры (или лучше 7 поколение ксайленкса) в виде кита в РФ достать реально?



1) Более-менее конкретные вопросы в топике.
2) Более быстрый счетчик - тактируемый более высокой частотой, а какие еще бывают классы быстроты СЧЕТЧИКА.
3) Время защелкивания триггера, время реакции xor/nor/... на изменение входного сигнала (опять же по топику можно догадаться).
Из полезных параметров "быстродействия" FPGA, как вы выразились, я нашел разве что максимальную частоту разводимого клока, что может быть реальной помехой проекту, но это - отдельный разговор, хотелось бы с базовыми элементами определиться.
4) Handbook пролистал, заостряя внимание на релевантных темах, разумеется I/O, Interfaces, DC Characteristics, JTAG и прочая лабуда мне не интересна. Или для вас обязательное условие, чтобы собеседник проштудировал даташит от корки до корки?



Благодарю за ответ в тему, это уже лучше, литературу буду штудировать ближайшие 2 недели Пошарил по терре (спасибо blackfin) - чот негусто, все предыдущие поколения.
Кстати про разводку регистра в памяти только что читал у альтеры в даташите на Stratix V, но благодаря ряду мнений отписавшихся в этом и соседнем разделах (отдельное спасибо) все больше склоняюсь к Xilinx

Базовые элементы FPGA - это LUT(который конфигурируется в xor/nor/nand/and/or...) и DFF . Их параметры приводятся в Datasheet.


Классы быстроты согласно системе СИ выражаются в герцах. Это опорный параметр для оценки и выбора реализации.

В лоб на FPGA не напрыгнешь. Надо принимать правила игры или есть кактусы.

Кхм, рекомендую вам прежде чем отвечать, смотреть хотя бы профиль человека, которому отвечаете %). Дюже странно людям, плотно и давно работающим с плис, слышать о своем однобоком представлении, за которыми следуют рассуждение о сферическом коне в вакууме. Прочтите для начала книгу Максфилда "Курс молодого бойца на ПЛИС", если поймете, сможете оценить уровень ваших "ответов" %)

Где в даташите? Читал - не нашел, уж простите мне мою невнимательность, но хотелось бы услышать конкретную страницу конкретного даташита.
Поднимал эталон времени и частоты, понятия класса быстроты, тем более выражаемого в герцах, в СИ не существует.
Опять же, нельзя ли поближе к главному вопросу - какой наибыстрейший счетчик можно собрать в FPGA (даже меобязательно себя утруждать ответом на этот вопрос, а то сейчас чувствую про параллельный перенос начнут учить, хотя бы время защелкивания/сброса триггера для последнего/предпоследнего семейства FPGA подскажите).



Ну так что, будем какой-то конкретной информацией/советами помогать? А то мне пока все больше про "правила игры" да про статусы (ну или я не знаю, может вы меня количеством постов на место поставить пытаетесь).
Мои сферические кони на то и мои, что я их собираюсь на FPGA реализовать, не на рассыпухе же это все делать? Постойте, раз я собираюсь это реализовывать в железе (даже больше скажу, кое у кого это уже реализовано) это ведь вовсе не сферический конь получается... ou shi~~~
И да, дюже странно новичку рассказывать что он новичок в идеологии ПЛИС, когда заданы более-менее конкретные вопросы. К чему вообще было отходить от темы?

Так Ваш же вопрос изначально не вполне конкретный:

От Вас нужны несколько более "конкретные" пояснения:

1. Сколько разрядов нужно для счетчика?

2. Какая минимальная частота счетчика удовлетворит Вашу "потребность"?

+
На каком языке описания Вам его описывать?

Ну скажу честно, я ожидал что-нибудь вроде "взять то можно и Vertex 7, но он оче дорогой будет и хрен достанешь, а максимальная частота счетчика по прикидкам будет вот такая, а у меня на шестом вертексе была всего лишь в 1.5 раза меньшая частота, а цена в 5 раз ниже! так что бери вот эту, оптимальный выбор для отработки". Ну ессно я это немного представляю теперь, после ряда ответов и копания в интернетах, но большая детализация не помешает
Минимальная длина - 48 бит, но это не важно, приведите хоть для 8битного, этой информации хватит с избытком. А минимальная частота счетчика для моих потребностей - гигагерц 100, ну 50 минимум ))) Почитал даташиты, конечно же буду рад если и 2 добьюсь, в душе надеюсь на 5 ГГц на самом продвинутом семействе, хотя есть подозрение, что проблема будет уже даже не во внутренней логике
Как бы то ни было, очень интересуют базовые характеристики внутренней логики - я выше сказал какие.

P.S. базовый курс - классная штука, уже читаю, уже нарыл парочку интересных и полезных для дела моментов

Весна! Однако..

А можно поподробней, выбранный язык может както повлиять на максимально достижимую скорость?

Речь здесь скорее идет не о выборе языка, а о выборе диалекта. Рекомендую остановиться на индусском.

В догонку еще одна книга. Она гораздо более соответствует Вашему уровню. Поймете буквально все с лету. 256 разрядный счетчик гигагерц так на 2 соберете буквально за вечер.

Параметры скорости внутренних элементов ПЛИС (мгновенная, угловая и т.д.) обычно приводятся в даташитах в разделе Switching Characteristics. Попробуйте поискать этот раздел в оглавлении или поиском (CNTRL + F).

Кроме даташитов существуют также Handbook (Altera) или UserManual (Xilinx), однако они очень объемные (много букав). Поэтому Вам достаточно пока даташитов.

тогда вы не на тот форум вышли, это не инженерный разговор, вам бы на телесистемы.


Отвечаю в вашем духе, данные параметры не достижимы, ни на одной ПЛИС, на которую вы нацеливаетесь, причины надеюсь поймете сами. Что-то близкое анонсировал ACRHONIX со своими асинхронными FPGA.

ЗЫ.
1. в даташитах на тактовое дерево всегда приводят ее нагрузку, этот параметр сложно пропустить при внимательном прочтении.
2. помимо этого приводят значение Toggle Clock.

ЗЗЫ. с наскоку и галопом по европам ничего не решите, рекомендую прислушиваться к советам что вам пишут, а не посылать подальше.

Евгений ваганыч! А мы ток вас и ждали, а ник то какой хороший себе подобрали - сразу издалека понятно кто в тред пожаловал. Умник снизошел до указания раздела, так давай вместе пройдемся по Altera Stratix 5 Handbook, раздел Switching Characteristics. Я с удовольствием прослежу, как ты мастерски найдешь там время защелкивания триггера и время реакции базового логического модуля на входное воздействие.


Очень странно, видимо я что-то непонимаю. У вас тут опыт какой-то сугубо узкоспециализированный?


Искреннее спасибо за подсказку об Achronix, слышал о них не так чтобы давно, единственные контрактные заказчики на интеловском производстве насколько я помню. Боюсь только в РФ их достать будет сложно/невозможно, можете ли что-нибудь подсказать по этому поводу?


1. Я новичок в FPGA, но не студент и не идиот, первое что я начал читать в даташите это именно switching characteristics и первое что там было - параметры PLL. Именно поэтому я ранее написал что "у меня есть сомнения" насчет такой большой частоты, но ведь это не та тема, что вынесена в топик и о чем я спрашиваю последние 10 постов, не так ли?
2. В Altera Stratix 5 Handbook нет ничего про Toggle Clock и почти ничего даже про Toggle.


Предложение пойти и почитать Handbook выглядят издевкой по вышеприведенным причинам, советы пойти почитать книжки - это конечно дельно, я уже выразил благодарность, скачал книжки и начал их читать, только вот это опять же к топику отношения имеет мало. Никого не посылал между прочим.

P.S. Нет ребята, нихочу никого обидеть, честно, но чего вы так отвлекаетесь от сути вопроса - максимальная скорость защелкивания триггера и скорость смены состояния на выходе логического блока, мне ж по сути ничего уже больше и не надо

P.P.S. У Xilinx в документации на Vertex 7 все честно и по правилам - все возможные тайминги расписаны от и до, а у Альтеры где?

P.P.P.S. Для Vertex 7 указано время установления данных до/после CLK (AN –DN input to CLK on A–D Flip Flops) 40ps/130ps, соответственно максимально возможная частота тактирования составляет 1/(170Е-12) = 5.8ГГц, максимальная тактовая правда там же указана 1.4 ГГц, но это перестраховка Немного не шарю пока в терминологии, не совсем понял задержку срабатывания обычной логики, насколько я понял в Xilinx все логические функции реализуются в виде черного ящика в CLB, а задержки варьируются в зависимости от входа и выхода?

написано же, вот вам даташит на 5ый стратикс.

http://www.altera.com/literature/hb/stratix-v/stx5_53001.pdf

Clock Tree Specifications - 717МГц, сравните с желанными вами 2ГГЦ - 50ГГЦ - 100 ГГЦ

Вы делаете меня хвататься за голову Про 717 МГц я прекрасно знаю, но это лишь значит, что я никак (гарантированно) не смогу завести нужную тактовую частоту на счетчик, а вовсе не то что счетчик принципиально не сможет работать

Ребят, по моему он Вас элементарно троллит.

Извините . Просто мне показалось, что Вы тут на вентиллятор набрасываете.
Так что, Максим, не обижайтесь. Алле Борисовне, кстати, привет!
Кстати, "ваганыч" пишется с большой буквы - Ваганыч.


Не смогу доставить Вам такого удовольствия .
А Вы по сцылке "100 power tips ..." ходили? Исходники там скачать можно бесплатно. В исходниках есть примеры построения счетчиков не только на лутах и триггерах.

Если говорить серьезно, то почему Вы считаете, что Вам требуется знать только параметры триггера и параметры LUT-а? Почему Вы считаете, что знание только этих параметров (для наихудшего случая) гарантирует работу Вашего счетчика на любом чипе во всем диапазоне. Почему Вас не интересуют остальные вещи?

согласен.

ТС. тему закрываю на пару дней, в течении которых предлагаю вам изучить матчасть. После этого тема будет открыта для дальнейшего обсуждения. Напоминаю что кроспостинг запрещен правилами Форума.

Тема открыта, призываю участников придерживаться конструктивной дискуссии и думать до того, как писать