Какие корпуса планируются? какое питание? и т.д.
Интересует любая инфа.

Заполните запросник там: http://www.altera.com/devices/fpga/max-10/max-10-index.html
Ну или напишите мне в e-mail.

А чего такая секретность?
Надо обязательно чего то заполнять или куда то писать?
Почему бы просто сюда не выложить?

архитектура сыклон3, частоты сыклон2. корпуса выводные с одним питанием 3.3В но до 180 МГц, корпуса с шарами 2 питания и до 212 МГц.


ИМХО NDA всему виной

В таком случае немного непонятно - а смысл, в чём их фишка ??

Флешка?!

Вкуснатищаааа!!! Хочу себе такую цацу!

были бы частоты сыклон3 тогда да, а так попса голимая

На семинаре "Проектирование аппаратуры на ПЛИС. Современные подходы и средства разработки" в Москве рассказывали о новых Stratix.
Для управления трансиверами используется аппаратный NIOS-II.
Вот бы их штуки так 4 засунуть сразу в MAX или Cyclone V, VI

презентацией(материалами семинара) не поделитесь?
PS просто интересно почитать...

Пока ничего не прислали.

а смысл в чем ? ниос там 99% самый тормозной и нужен для реализации калибровок и прочей дряни. Весит самый тормозной плиток 500 и работает медленно медленно.

Понятно.

Ну а если засунуть самый шустрый и в виде hard IP, будет востребован?

нет
1. вещь специфическая на любителя
2. ядро арма нормального уже запихали.

А мне после MAX II очень даже понравилось. И PLL уже внутри.
Жаль только что TQFP всего один на 144 ноги (

А как там обстоят дела с памятью и триггерами в I/O элементах? Как у нормальных FGPA или опять памяти нет, триггеров в I/O нету?

я же написал это сыклон3 с времянками сыклона 2

ЗЫ. максимальный объем 50 тыс плиток + 144 умножителя + ~1600 килобит памяти и 4 пллки

ну если смотреть с точки зрения второго макса то да, прогресс а насчет корпуса у них же там источник питания внутри, его охлаждать надо. ИМХО отчасти по этому корпус большой.

Концептуально MAX10 - хороший вариант там, где MAX V - мало, а нормальная ПЛИС с внешней конф.памятью - много (и дорого).
По лог. емкости : 2-50 KLE
Есть true lvds, до 4х PLL, DSP блоки, до 2-х АЦП (SAR) + встроенная флеш. Можно будет запилить ниос.

Если интересно - пишите в личку. Пообщаемся

О, нашего полку прибыло

Информация по MAX 10 стала доступна на официальном сайте Альтеры.

Хотелось бы услышать мнение, если кто вник разницу архитектуры в сравнении с MachXO2. Откинув железные блоки умножителей и переферии, а так же ацп. Цену во внимание не берем.
Нужно выбрать оптимальный вариант меньше 8 килоэлементов, обычная логика управления, никакой математики особенной или обработки сигналов, SPI и много каналов ШИМ.
Бегло сравнив их не увидил каких-то особенных преимуществ MAX10 над MachXO2/3.
По моему это просто ответ Альытеры Латтису на 55нм?

В общем и целом, так и есть. Попытка догнать латис. У латиса есть мелкий плюсик - "MyASSP" - можете сменить ему JTAG IDCODE, чтобы так просто потом было не понять, что там за микросхема впаяна, типа это ASIC. А так вещи аналогичные, разница во внутренней структуре не принципиальна (латис близок к ксилинкс, а альтера, естественно, сама к себе), а вот разница в выборе корпусов, возможно, может оказаться определяющей. У латиса еще выбор больше - еще есть LatticeXP2, аналогичных которым (с учетом защищенности конфигурации) у альтеры нет, ну и мелкокорпусные iCE40.
У меня, пока что (был убежденным альтерщиком), выбор все чаще падает именно на латис в виду хороших цен и хорошего выбора ПЛИСок с защищенной внутренней флеш или OTP памятью.

Возник вопрос использования DDR SDRAM с MAX-10. Судя по описанию DDR - ввод-вывод поддерживается. Но при попытке создания DDR SDRAM контроллера в QSYS-e ни один из типов не доступен. Или у меня проблема с лицензионным файлом?
Кристалл получился как раз такой как мне нужно. Все есть и ничего лишнего.

Какая у вас версия квартуса, и с какими именно апдейтами?

Версия 14.0.2.20? апдейт скачал только вчера, вроде-бы последний. Последнюю цифру не помню, а посмотреть смогу только вечером.

Ждите 14.1
Там появится DDR 2/3.
Ждать осталось совсем чуть-чуть. В начале ноября появится customer beta.

Ко мне со дня на день должен приехать eval kit с max10. Попробую его живьем.

ps: на канале альтеры в Youtube появилось много промо и обучающих материалов (по SoC в том числе). Есть несколько презентаций по MAX10.

В том-то и дело, DDR-2 и DDR-3 мне не нужны, плата не позволяет, а ддр обычный тоже не хочет ставиться в проект

В крайней на сегодняшний день версии v14.0.2.209 для MAX 10 в Qsys'е можно только SDR SDRAM подключить.
В принципе, в проект можно воткнуть и DDR SDRAM Controller with ALTMEMPHY, но тогда Qsys начинает ругаться, что данный контроллер MAX 10 не поддерживает.
Покопавшись в потрохах квартуса можно и это обойти, но стоит ли?
В ближайшие дни проверю v14.1, там видно будет.

Спасибо, буду ждать следующего релиза. Благо есть и другие задачи.

Вот только что поигрался с китом на 10M08SAE144
NiosII Gen2/fast работает как часы, правда из ОЗУ.
С Onchip Flash пока до конца разобраться не удалось. В систему он добавляется и в квартусе компилируется, но вот с поддержкой его в bsp какая-то засада. Катастрофически мало документации
Буду разбираться дальше.
Ну а там и до АЦП дело дойдет...

А вам не сложно будет уточнить потребление чипа в статике? По экселевскому эстиматору там получается от 50 мВт... У того же латтиса на пару порядков меньше.

Можно, но теперь уже только после 5-го ноября.

Итак, проверил как обстоят дела с MAX10 в бета-версии QuartusII v14.1.

Контроллер DDR2 для MAX10 стал доступен, живет в разделе "Memory Interfaces with UniPHY".
Кстати, надо иметь в виду, что контроллер DDR2 будет работать в девайсах MAX10 со спидгрейдом 6 и 7, а контроллеры LPDDR2 и DDR3 - только в шестерках.

А вот в On-Chip Flash в бета-версии засада - при добавлении модуля On-Chip Flash в Qsys'овскую систему выдается сообщение об отсутствии параметра AUTO_CLK_CLOCK_RATE. Из-за этого кусисовская система не генерируется, и, следовательно, нет возможности проверить поведение bsp.
В общем, чего-то там альтеровцы не допилили...
Ну и описания работы с On-Chip Flash как не было, так и нет.

Понравилось - в Qsys'е появилась возможность подсвечивать тактовые и ресетовые домены.

Упс...
Я могу довольно просто померить динамическое энергопотребление, а вот как статику померить, не отрезая микросхему от платы???
И, кстати, по поводу потребления у латтисов - латтисы разные бывают
Вы какое латтисовское семейство имели в виду?

На плате нет токоизмерительных резисторов или перемычек? Если это так, видимо МАХ 10 не позиционируется как низкопотребляющее решение.
Под латтисами имелись в виду MachXO2 . Потребление в статике у них 0.3 мвт для ZE и 5мвт для HE (это для самых крупных). Можно конечно ещё притянуть за уши iCE40 и MachXO3L, но у них флэшка одноразовая, так что максу-10 они пожалуй не конкуренты.

Вообще если сравнивать с латтисом, мне кажется MAX 10 скорее ближе к ECP5, чем к MachXO2. Просто тут прозвучало сравнение с последними, и я его использовал по инерции.

Да, точно - есть! Завтра измерю.

Так MAX10 никогда и не позиционировался как малопотребляющий.

Да MAX10 лучше с XP2 сравнивать, это как-то поближе будет

Итак, статическое энергопотребление MAX10:
девайс 10M08SAE144C8GES - 8 тыс. LE, EQFP144, аналоговый блок, встроенный LDO для питания ядра.
Флэш стерт, вотчдог выключен.
VCCINT = 3,3В - потребление 36 мА;
VCCIO = 3,3В - потребление 32,6 мА.

Спасибо.

Продолжаю эксперименты с костылями.
В хардверном скрипте компонента On-Chip Flash (_hw.tcl) убрал считывание параметра AUTO_CLK_CLOCK_RATE. Вместо него прописал значение системной частоты. После этого ошибка в Qsys'е пропала, и появилась возможность работы с On-Chip Flash.
Проверил два варианта:
1. проект, где сермент кода расположен в On-Chip RAM, которая при включении питания (или перезаргузке) инициализируется из On-Chip Flash - работает.
2. проект, где сегмент кода расположен сразу в On-Chip Flash - работает, правда, пришлось вместо VIC использовать софтовый (Internal) контроллер прерываний.

Как оказалось, FlashProgrammer для всего этого совсем не нужен, можно прекрасно обойтись квартусовским программером.

Описание HAL API для On-Chip Flash все еще отсутствует, поэтому проверку записи во флэш из-под ниоса я решил оставить на потом.

Я зеленый в Альтере и в MAX в частности.
Стоит задача удаленно перепрошивать MAX 10.
Я понимаю что нужно или использовать плеер (JTAG) или юзать IP Altera On-Chip Flash.
У IP "On-Chip Flash" шина Avalon, но ниос ставить совсем нет желания только для перепрошивки.
Можно как-то минимальными средствами сделать партнера к шине Avalon, чтобы обойтись без ниоса?
По Вашему опыту, стоит ли ожидать от Altera IP без Avalon-а?
Чтобы Вы посоветовали?

А какой интерфейс Вы планируете использовать для удаленного обновления прошивки ?

Пока обсуждается. Но сейчас на разъеме "материнки" (куда будет посоединяться "пирожок" с MAX 10) уже есть UART и i2c от процессора. Можно пустить загрузку и через них. Скорость передачи прошивки не важа, важен сам факт.
В будущих ревизиях наверно SPI поднимим, что затронет не одну плату. Или есть варианты получше?

Ну если у Вас есть процессор, то что мешает на нем JTAG эмулировать???

Существующий конструктив мешает. Пока останавливаемся на i2c, если получится установить Nios + "Altera On-Chip Flash" + i2c..., а также корректно нужный файл сделать. Файл от 14 без 02 update пока не выручает.
Спасибо.

Вот интересно, как это конструктов может помешать дрыгать ножками процессора???
При той конфигурации, которую Вы выбрали, есть опасность потерять как текущую прошивку, так и возможность дальнейших перепрошивок. Для исправления ситуации потребуется рукопашное вмешательство с JTAG'ом.
Оно Вам надо???


Какой именно файл имеется в виду?
Если работаете с MAX 10, то Update2 для v14.0 необходим.

Конструктив не может мешать дрыгать ножками. Можно подрыгать, но до пинов разъема сопряжения с другими платами это дергание не додергается.
Если разрабатывать платы с 0, то был бы простор для творчества, из-за существующей линейки других подключаемы плат его нет. Ждать будущих ревизий - не выход.

Через i2c Вы не видите решения для уменьшения опасности потери прошивки?


14.0.2.209 под Win8 поставлен. Но лайсенс инвалид. Наверно Win8 виноват.

Stewart Little
Дошел до... карент лайсенс файл не поддерживает 10M08DAF484I7G (для BeMicro Max 10)
Поделитесь, плиз, заветными строчками: alekseyvinn at mail.ru.
Спасибо за помощь.

Так...
Вы говорили, что у Вас есть UART и I2C. Это вместе - как минимум 4 ножки - как раз хватит на TMS, TCK, TDI и TDO. Повторяю вопрос - что мешает организовать JTAG?


Чисто теоретически и такая возможность есть, если использовать Dual Boot. Но тут все очень сильно будет завитсеть от особенностей Вашего проекта.


Завтра проверю.

Была такая идея. Но, UART - это постоянная отладка при переписывании китайского добра. А I2C - это управление распределенной (!) переферией на подключаемых платах и не на одной. Увы никак.


Да без Dual Boot никуда. Ничего космического. Абсолютная надежность ненужна.


Спасибо.

Блин, ну опять за рыбу деньги...
Или я чего-то не понимаю, или Вы чего-то не догогвариваете.
Не знаю, что у за процессор используется на Вашей "материнке", но у большинства современных микроконтроллеров выводы последовательных интерфейсов мультиплексированы с GPIO.
По моему разумению, ничего не мешает перенастроить порты - когда нужно как GPIO (и эмулировать JTAG ногодрыганьем), когда не нужно - как UART и I2C.
Ну разве что может понадобиться (да еще большой вопрос, понадобится ли?) еще один сигнал, чтобы отключать RXD и SDA от процессора, когда он JTAG изображает.


А вот тут как раз птица обломинго.
Придется выбирать, "или-или" - или Dual Boot, или автоматическая инициализация памяти программ ниоса из UFM.


Как правило, такое сообщение говорит о некорректном лечении квартуса. Какую именно версию Вы используете - Subscription или Web?

Проверил в v14.0 Update2 Build209. Компиляция проходит нормально. Только вот в этой версии (а это крайний официальный релиз на сегодняшний день) работа с флэшом, мягко говоря, поддерживается не полностью.
А вот в бета-версии v14.1 все компилируется и работает (по крайней мере на альтеровской доске; на BeMicro проверить не могу в связи с отсутствием таковой).