т.е. развести выводы так, чтобы i2c слайвам не мешать, а UART не важно.
Блин... пока не углубляясь в детали... КРАСИВО! Спасибо за идею!


Выходит, что да. Лечилка январская для 14 с фтп. Тогда MAX 10 был только в проекте.
Использую Subscription.


Её как-то можно с сайта скачать на свой страх и риск? Беглый поиск не дал результатов. Хотя в лечилку опять упрется.

Отписал в почту.


Для этого нужно быть "персоной, приближенной к императору"

Думаю заказать.
Подскажите есть ли проблемы с лицензией для Квартуса? Необходимо поработать с ядрами АЦП?

Проблем с лицензиями нет
Но нужно ту версию квартуса использовать, которая MAX10 поддерживает - как минимум v14.0 Update2.
Блок АЦП не нуждается в лицензировании.

благодарю за ответ. как с кряком быть не подскажите?

Пишите в личку.

И у меня работает если "Run As" -> "Nios II hardware".


Я понимаю, что первым делом нужно sof2flash запустить, но у меня для MAX 10 пишет "sof2flash: Unrecognized device family in SOF." Quartus 14.0.
Как Вы этого добились? Ткните, плиз, на ниточку.

Нет, sof2flash запускать не надо.
Нужно правильно установить режим конфигурирования MAX10 в Qsys'e и в квартусе - они должны совпадать.
И в Qsys'е правильно настроить вектора в ниосовском модуле и режим флэша в On-Chip Flash.
Ну и добавить mem_init'овский qip в квартусовский проект.

Если все сделано правильно, то при компиляции в квартусе автоматом получится все, что нужно. Преобразуем sof в pof (не забывает watchdog отключить), прошиваем pof (долго шьется, зараза) и вперед, по бездорожью и разгильдяйству

Итак, вскрытие показало :
встроенный АЦП вполне себе работает. Правда, замечена ошибка в значениях адресов регистра разрешения прерываний и регистра статуса блока Sample Storage - адреса этих регистров перепутаны друг с другом. Где именно ошибка - в хендбуке или в bsp, я пока до конца не разобрался.
Но похоже, что все-таки в хендбуке.

Еще замечание по поводу отладочной платы. Там сигналы на входы АЦП заводятся с операционников.
Но на плате стоят операционники LM2902, которые выдают максимум 1,95 Вольта. Что, при VREF = 2,5 Вольта, явно будет маловато.
Надо бы попробовать найти пин-ту-пин совместимые ОУ, которые могли бы выдать уровень побольше, да и перелудить их на эту плату...

LM2902, если мне память не изменяет, это индустриальная LM324. А значит, таких пин-ту-пин операционников пруд пруди. Первым, который "пошел, купил", в голову приходит OPA4348 (вопрос в нюансах - буковках, обозначающих корпус). Если питание там ниже 6 вольт (а, судя по цифре 1.95, там 3.3 питание), то замена адекватная.

Да я тут в ближайшем лабазе нашел MCP6244-E/SL микрочиповские. Вроде то, что надо.

Только полоса вдвое поуже. Если это не важно, то покатит.

Продолжение разборок с АЦП - работа по прерываниям.
Замечен баг в бета-верии, при работе генератора bsp. Идентификатор прерывания от AЦП в system.h всегда создается со значением -1:
Т.е. получается, что независимо от настроек Qsys'а, прерывания от АЦП как бы не используются. Ну и, соответственно регистрация обработчика прерывания от АЦП не выполняется.
Работа с АЦП по прерываниям становится возможной только после рукопашной правки system.h (в соответствии с кусисовскими установками).

Надеюсь, что в "боевой" v14.1 этот баг будет исправлен.

Добрый день! Может кто подскажет по работе с ADC. Создал IP ядро на QSYS с этим все вроде понятно. А надо ли, квартусу как то сообщаться, что на пины АЦП подается аналоговый сигнал? Или в квартусе это никак не оговаривается, а создание ядра подразумевает, что ножки стали входами АЦП?

Нет, входы АЦП в квартусе специально назначать не надо. Все назначения для АЦП делаются в Qsys'е.

Спасибо за ответ. Подскажите, там есть какие нибудь тонкости? Я для пробы подключил IP ядро АЦП просто к такту. Сгенерился код, я планирую в соответствии с временной диаграммой посылать "комманд" и получать "респонс" с информацией. Все так? Меня смущает, что никак не оговорено, что ножки плисины являются входами АЦП...
Нажмите для просмотра прикрепленного файлаьНажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла

Так, скорее всего, работать не будет. Для тактирования АЦП нужен PLL, и настройки секвенсора должны соответствовать настройкам PLL.
Сделайте сперва все по инструкции, чтобы заработало. А уж потом за всякие эксперименты принимайтесь.


Все, что нужно - где нужно оговорено

IMHO, быстрее всего понять что к чему можно с помощью готовых примеров: https://cloud.altera.com/devstore/
Регистрируйтесь и берите готовые проекты для конкретных плат. Примеров много, и по АЦП, и по NIOS II и по другим тематикам.

Спасибо за помощь, с ацп стало понятно.
Теперь другая напасть. Подключаю DDR3, Quartus начинает ругаться на распиновку.
Чип - 10M50DAF484I
Сначала запускаю скрипт pin_assignments.tcl и на основании его провожу распиновку. Далее запускаю компиляцию и получаю ошибку в фиттинге.

Прикрепляю скин из пин пленера, где Quartus сам заполнил Fitter Location и скрин ошибки.

Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла

Добрый день! В версии Quartus 14.0 для MAX10 не поддерживается PowerPlay Power Analyzer . В следующих версиях уже пофиксили? У меня такой ошибки нет, но "PowerPlay Power Analyzer" абсолютно не активен, все серое и некликабельно, тоже и в настройках.
Весь фикс состоит в том, что теперь ошибка не мозолит глаза или можно нормально пользоваться инструментом, просто я что-то не доглядел в настройках?
Кто нибудь оценивал потребление в MAX10?
Использую Quartus II 14.1 (64-bit)
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла

Можно спросить совета, уважаемые?

Интересует нагрузочная способность пинов IO выходов MAX10.
В документе MAX 10 General Purpose I_O User Guide касательно 3.3 вольтовых стандартов, особенно LVCMOS, какая-то шляпа:


max10_current_strength.png

Ток всего 2 миллиампера - но почему так мало?
LVTTL не многим лучше - даже до 16 ма не дотягивает

Насколько я понимаю - это не ошибка, и 3.3 вольтовые драйвера очень слабые?

Встроенный осциллятор тоже расстроил - генерирует частоту в диапазоне 55-116 МГц, без возможности выбрать более точное значение.
Понадеялся, что будет не хуже MachXO2 с точностью 5% и широким диапазоном...

не ошибка


берите макхо

Первая мысль, которая возникла - ограничивают мощность на выходе (потому и на более низком TTL ток можно развить выше). Но величина 16мА уже на 3.0В указывает, что дело не просто в ограничении мощности.
Вероятно, дело в том, что последние поколения ПЛИС всё хуже и хуже справляются с перенапряжением (пусть и кратковременным) на выводах. И чтобы не создавать перенапряжения при коммутациях в области уровней, близких к критическим, ток там ограничивается.
Как-то убил Циклон, вогнав в резонанс RLC-нагрузку на выходе 24МГц. На живом другом глянул - примерно 6В в амлитуде от выхода 3.3! Снизил ток в порядке эксперимента - помогло.
А вообще, от силового применения выходных каскадов ПЛИС надо уходить.
У MAXII/V тоже разброс был неслабый 3.33-5.66МГц. Для простых вещей хватает. Кстати, если есть некий внешний периодический низкочастотный сигнал, то при расположенности к искусственным трудностям , можно заделать цифровую подстройку, потратив десятков 5-7 логических ячеек.

des00
Понятно, спасибо!

EvgenyNik

Похоже на то. Хотелось бы, конечно, сэкономить на лишних корпусах...

Можно ещё один вопрос специалистам?
Я с ПЛИС только начал знакомиться, поэтому сильно не бейте за некоторый офтоп.

По поводу начальной инициализации данных модулей.
Синтезируется ли подобное:


То есть будут ли начальные значения присвоены регистрам после инициализации ПЛИС?
Для семейств MAX10 или лэттисовских MachXO2.

Или использовать для инициализации сигнал сброса res_n?

В Квартусе "reg[7:0]data=10;" синтезируется.
Подобных вопросов на начальном этапе очень много возникает, быстрее задавать такие вопросы Квартусу, и получать ответ в картинках (Viewer после синтеза) - сразу видно, как синтезируется та или иная конструкция.

В квартусе в Analysis & Syntesis settings, кнопка "More settings", в списке есть опция "Ignore verilog initial constructs".
По умолчанию off.

У MAX 10 есть на борту PLL. У него есть выход Locked. Даже если Вам "услуги" PLL не нужны, то можно завести клок на него только ради этого сигнала, чтобы обеспечить начальный сброс регистров в исходное положение стандартными средствами (подобие ресета).
Не факт, что в дальнейшей поддержке не придётся в угоду фиттеру играться с настройками компилятора. Обнаружите, к примеру, что с галочкой Ignore initial проект весит меньше, обрадуетесь. И только когда-нибудь где-нибудь вылезет некорретная работа.

У меня так: *.qsf считается исходником, в который Квартусу вписывать что-либо свое запрещено (как, например, в *.v).
Поэтому простановка галочек действует только в текущем сеансе GUI (обычно Квартус вызывается в консольном режиме, в нем *.qsf не "портится").

Leka
alevnew
Ясно, буду знать, спасибо!


В смысле - у MAX10 разве нет внутреннего сигнала глобального сброса после подачи питания, подобия GSR в MachXO?
Такая фишка, казалось бы, должна быть у всех кристаллов...

иногда хорошо иметь сброс когда клок уже стабильный

Играюсь с платкой Bemicro MAX10.
Там установлена 10M08DAF484C8GES.

Питание портов выставил как 3.3в, со стабилизатора поступает 3.27в.

Выводы, не задействованные в прошивке, установлены как входа с weak pull-up.

Меряю на них уровень вольтметром - около 3.1 вольт.
Дотрагиваешься пальцем - проседает ещё на 50 милливольт...
Почему такое проседание?

По даташиту сопротивление пуллапов должно быть в диапазоне от 7 до 34 кОм.
Но по факту такое ощущение, что оно на порядок больше.

AN 447: Interfacing Altera Devices with 3.3/3.0/2.5 V LVTTL/LVCMOS I/O Systems

И?
Не увидел в этом документе объяснения...

Понял только, что Альтера сильно заморачивается с овершотами и у MAX10 дохлые драйверы на 3.3 вольта.
Так ещё и пуллапы такие же, видимо...

Драйверы дохлые почти у всех в cmos режиме. Ведь надо обеспечивать ток при просадке в сотни миллиВольт. ТТЛ допускает почти Вольт просадку, поэтому там ток указан больше. Реально, на КЗ ток достигает десятков миллиАмпер.
Подтяжка у мах10 около 100 к. В чем смысл не спрашивайте, но биполярник такой подтяжкой не прокачивается.

Добрый день.

Вот и я вступаю в ряды пользователей MAX10, купил самую простую платку от Альтеры MAX 10 FPGA 10M08 Evaluation Kit. Правильно ли я понимаю, что для работы с MAX10 нужен Квартус не ниже 14 Update2?
Зарегистрировался на сайте Альтеры, но почему-то письмо для подтверждения уже несколько часов не приходит на мой gmail адрес (впервые с этим сталкиваюсь), неужели они вручную каждый рег проверяют, а потом высылают письмо?

Заметьте, что уже начиная с 3.0 вольт и ниже драйвера там преображаются и токи до 16 ма для них уже не проблема, TTL это или CMOS.


А пишут, что типичное значение - 25 кОм.
Тоже показалось, что сильно больше.

alexunder
Приветствую.

А что последний квартус ставить не хотите?

По поводу регистрации - у меня без задержек всё было.
Но сайт с документацией у Альтеры всё же какой-то багнутый - браузеры виснут частенько при попытке редиректа на их доки из квартуса...

Продолжаю копаться с Max10 и Nios.

Заглянул в первый раз SignalTap'ом на шину AvalonMM, и с удивлением обнаружил, что обращение к On-Chip памяти (без кешей) занимает 5 тактов.
То есть довольно медленно, а я почему то думал, что он-чип автоматически подразумевает однотактовый доступ... sad.gif

Включил кеш инструкций - стало лучше. Может быть, тогда проще выделить для кода tight-coupled memory?

Ещё показалось, что обращение к Avalon Memory-Mapped Slave в режиме чтения (чтение процессором периферийного слейва) идёт тоже довольно долго - около тех же 5-ти циклов.
Это при том, что у слейва read latency установлена в ноль в настройках QSys, и линия waitrequest не активируется.
Запись при этом идёт гораздо быстрее.

Интересно, а кто нибудь пробовал исполнять код прямо с флеши Max10?
Если включить флэш акселератор или кэш - то со скоростью выборки будет всё нормально?

Это же очевидно

При том, что чтение на слейве идёт за два такта - первый такт выставление READ, второй - непосредственно чтение готовых данных:
Нажмите для просмотра прикрепленного файла
А остальные три такта для чего?

Вангую :
Арбитраж шины - 1 такт
Мультиплексор чтения - 1 такт
Остановка конвейера NIOS - 1 такт.

Хотя по идее остановка конвейера может и 2 такта занять.

Понятно

Картина грустноватая.

А запись идёт за два такта.

Спасибо.
Регистрация прошла через день. Забрал Квартус 15 из закромов, купил шнурок altera usb blaster за 15 евро - судя по всему, копия оригинального, но пока еще не потестил.

Есть небольшой модуль на верилоге с массивом из 48 байт двух портовой памяти.
В MAX10 этот модуль занимает 600 LE, а в Lattice Machxo2 около 200.

Это такая разница из-за разной архитектуры ПЛИС?
Потому, что в Максе память набирается на логике?