У меня есть пример работы для ПЛИС не реализуемой на МК.
512-канальный частотомер. Все асинхронное...

Эт уже не серьезно.
Все знают BeagleBoard. Или вы не знаете?
Там нет никаких ПЛИС, но он в легкую имея на борту еще и линукс отрабатывает протокол EtherCat на шине 1 Gbit.

Вся фишка в нашем споре в том, что разработчикам на ПЛИС можно понтоваться, но постоянно нужно оглядываться,
а не делают ли уже на мультиядерных микроконтроллерах то на что они собираются потратить еще целую жизнь.

А вот разработчикам на микроконтроллерах на ПЛИС оглядываться не нужно. Их тему одним голым ПЛИС-ом без программирования не закроешь по любому.

Мастер или Слейв?

Очень правильно сказано.
А техническим руководителям - ждать когда же наконец появится мультиядерный процессор/DSP на которым можно сделать то, что пока приходится делать на ПЛИС

так зачем, ждать, если двуядерный ARM A9 уже внутри ПЛИС
PS скоро появится Quad-Core 64-bit ARM Cortex-A53

Ультрацинки существуют в виде одной страницы анонса на кзаленсе, остальных ультра (кинтексов и вертексов) внатуре еще нет, как и бордов (или бордей) на их основе - можно только в виваде поразводить проекты и пофантазировать о будущем

Они есть у ТИ, а толку нет - шины тухлые - гигабайт в секунду не продуешь в этот проц, хотя в 6414 еще прекрасно работал с памятью на таких оборотах 10 лет назад
Учитывая объемы умножителей в плисах и пропускную способность ддр3/4 потоковые обработчики,написанные на с в хлс-е, можно плодить зараз штук по 8 - никакой ти-ай дсп этого уже никогда не осилит

И что вы спорите, FPGA vs. MCU? Разве не понятно, что лучше FPGA + MCU.

http://www.altera.com/devices/processor/so...lone-v-soc.html

Я наверное всех тут рассмешу, если на фоне FPGA и DSP заведу речь про ... AVR . Тем не менее, именно здесь я увидела нечто, что можно было отнести к альтернативе того и другого. Речь идет о свежем документе, выложенном на сайте Atmel только вчера, где подробно разъясняется работа, так называемого,
XCL модуля (XMEGA Custom Logic), появившегося у XMEGA серии Е. Вот ссылка на этот документ - http://www.atmel.com/Images/...Using-the-XCL-Module...pdf

Суть дела в том, что в МК этой серии был добавлен блок, позволяющий составлять комбинации из элементов AND, NAND, OR, NOR, XOR, XNOR, NOT, MUX и использовать логику D-Flip-Flop, D Latch, RS Latch. Это явно не ПЛИС, т.к. после сброса таблицу логики МК забывает. Однако это достаточно эффективное средство для управления периферией, с учетом того, что тактовая частота у AVR невысокая (всего до 32 МГц). Тем не менее, такой механизм позволяет МК после начальной инициации обеспечивать высокую скорость реакции на события. И в том числе, сразу же выводить логический продукт на пины портов, минуя какие-либо прерывания и/или исполнение программного кода. Задержка где-то в один (а то и в два) такта здесь неминуема, однако надо понимать, что здесь идет не соревнование с ПЛИС по скорости, а предложен простой способ увеличения реакции МК на "раздражители", фактически представляя собой систему задания рефлексов!

Именно это поветрие, когда МК обретают рефлексы, кажется мне очень интересным подходом, заслуживающим внимания. И очень возможно, что именно он снимет хотя бы часть той напряженности, ради которой идет гонка тактовых частот.

Да в том то и дело, что Zynq и что там у Альтеры - игрушка для которой надо придумывать проекты. И процессор слабый и ПЛИС маленькая.

А я видел Акроникс с их 100G PCIe и др. ip-ядрами на борту и 700 Клут... вот для него проекты придумывать не надо...

FPGA после выключения питания тоже забывает свою логику, и при включении начинает с белого листа.
Конвергенция MCU и FPGA идет с обеих сторон.
У Analog Devices тоже есть подобное. upd. Было.


Вы прямо космический гигант! АЭС РЛС разрабатываете на ПЛИС?

Xenia, я Вас расмешу еще больше, т.к. это лабуда в Xmega для Atmel - фактически шаг назад.
Лет десять назад Atmel выпускал FPSLIC - комбинацию AVR и FPGA AT40K (которая по тем временам была вполне на уровне). Слабым местом у Atmel была среда разработки (FPGA'шная часть и отладка межъядерного интерфейса).
Но идея опередила время, и ныне FPSLIC находится там же, где и Triscend, и Altera Excalibur, да и Virtex II Pro (хотя среды разработки для трех последних были очень даже ничего).
Так что нынешние Zync и Altera SoC - это уже "второе пришествие".

А что до сути дискуссии - она совершенно беспредметная, т.к. началась не с того конца.
Что применять - MCU/DSP, FPGA, или их комбинацию - зависит от задачи, а не наоборот.

Если говорить о "тяжелых" задачах - DSP и т.п., то роль ПЛИС в них растет все больше, т.к. роль DSP падает из за полной деградации развития этого направления - могу судить лишь по TI (хотя АД сдулся, фрискэйл на том же уровне) - у них разница между старыми 6455 и новыми 66х практически никакая - частоты выросли на 20-40%, широкую параллельную шину убрали, заменив на последовательный канал(ы) с той же пропускной и большим гемором для разработчика. Из перспектив только если эти DSP сопрягут когда-нибудь с гиперкубовой многопортовой ддр (HCM) - тогда еще связки плис-нсм-дсп можно будет пытаться как то использовать. Но это все будущее, а прямо сейчас есть 7-я серия кзаленса которая позволяет прокачивать по шинам в ддр3 (64 бита) 8 потоков фулхд 24 бита 60 Гц на запись и столько же на чтение одновременно (потолок 200 МГц х 512 бит).

Да что там говорить - они просто вымирают там. Потому что как я уже писал - серийное производство маленькое, стоимость железа по сравнению с остальным - мизерная, а расходы на разработку и сопровождение - большие. Выбор очевиден.

Вот такой же пример - всякие радары, РЛС, обработка изображений и софтверное радио. Задаемся задачей - найти подходящее покупное DSP железо на платформе VPX (текущее поколение железа для стоечных систем). Гуглим DSP Card VPX и удивляемся, что из 10 подходящих плат - 7 будет на одной жирной ПЛИСине, пара плат с комбинашкой ПЛИС с Фрискейлом или TI(похоже военные заказывали) и только одна фирма предлагает решить задачу чисто на 4-х Tigersharkах - и то я смотрю продукт уже оказался в серии legacy не продержавшись и пары лет.

Что значит "прокачивать"? а кто жмёт всё это видео? Не проще поставить один-два заточенных под видео процессора потипу TI Давинчи? Только там 4 потока, если 30 фпс, в теории.

http://www.vector.net/products/roton/ :-)

Речь идет не о сжатии а о вводе, сохранении в памяти (ддр) и асинхронном (относительно ввода - каждый входной поток может иметь свою синхронизацию) выводе на дисплей со смешиванием 8-ми видео потоков. При желании можно еще каждый поток обработать поточным фильтром - попробуйте в давинчи ввести, обработать, смешать и вывести 8 фулхд потоков - боюсь не выйдет.

По теме: сама постановка вопроса повеселила, видимо совсем зеленый Отвечу что как минимум преобразовать интерфейсы, склеить ежа с ужом - это как правило ПЛИС, хоть даже дохлятская но ПЛИС.

т.к. тема дискуссионная, то спрошу: а существуют ли ПЛИС НЕ-американской разработки? Вот есть Xilinx Altera, и как выяснилось, еще пять (!) фирм делающих ПЛИС причем довольно мощных. Но есть ли ПЛИС например чисто-китайской или иной разработки? Чтобы разработка принадлежала не-западным странам.

А счетчик трафика юсб 3Г модема , чем не задача для ПЛИС.
Причем , достаточно, бытовая.

А он должен существовать?

Имхо, отличная задача для более-менее освоившегося новичка - сделать sdr-радио с lan-интерфейсом, управлением через веб-морду, передачей потока через udp в реалтайме. Тут затронутся почти все возможные области плисоводства. А для решения достаточно и terasic de2-70 + АЦП по вкусу.

Я сделал нужные выводы, тема не актуальна.