Да, у нас тоже с ПЛИС всё очень тяжко, хотя начальство их очень любит.
На город 3 конторы, где нужны ВериЛожники, и они мигрируют туда-сюда по текущим политическим реалиям...

Я уж лет 5 пропагандирую параллельную разработку -- задача ставится и DSP-шникам, и ПЛИСоводам, они параллельно её решают как-то, моделят скорости-потребности, потом собрание, обсуждение с плакатами -- и принятие решения.
Но ввиду преобладания "железячников" среди руководства и разработки плат, всё очень тормозится, хотя большинство наших алгоритмов гораздо более DSP-шные -- Тексасы их параллелят отлично, частота у них на порядок больше, цена -- на порядок меньше, время отладки при наличии отладчика и нормальных голов -- тоже, ну только вот санкции последнего периода и выделяемая в Ваттах мощь ограничивают...

ПЛИС хорошо может помочь, если некий "молодой" интерфейс ещё не встроен в серийные процессоры, не завоевал большую нишу, тогда ПЛИС будет "подносить снаряды" "круто"-процессору, здесь однокристалльный SoC -- очень перспективное направление.
Вот с ARM-ом их скрестили, я сижу мучаю Альтерную реализацию уже довольно долго -- плохо с обучением и поддержкой. Интел вроде тоже что-то мутил...
Когда с Тексасами-VLIW заварится настоящая каша -- будет бомба ! Ибо у них документация на порядок приличнее, всё сразу понятно, пара DSP-шных ядер, одно управляющее, 100К ячеек для навесной логики -- и будет нам "щастие", если доживём до конца "чёрных" дней

К нашим процам типа Эльбруса тоже можно прикрутить ончипную ПЛИС для реализации чего угодно интерфейсного "на вырост", но уж сразу со флэшной ориентацией конфигурации, для суровых применений -- включил, и оно сразу дышит.
...Для Darti надо бы определиться в своём городе политически, какой "касте" больший кусок пирога достаётся (не считая самих политиков и обслуживающих их юристов-экономистов-менеджеров), и рулить в том направлении. Смешанные спецы должны быть в гораздо большем почёте, вон сколько объявлений тут мелькает !
А по конкретной задаче -- очень хорошая будет результативность и авторитет "в цеху" ПЛИСоводов, если реализовать (как тут не раз просилось) логический анализатор типа СигналТапка Альтерного, но с функционалом сохранения-чтения на внешней памяти, который сможет не только тычки фиксировать, но и периоды между ними, выгружать всё наловленное по JTAG-у более-менее быстро, а ширину шины входных контрольных точек не ограничивать вообще. Памяти внутренней не хватает всегда, а DDR -- вагоны, только надо суметь накопить данных об изменениях в небольшом буфере накристаллки, в каждую дырку обменов на DDR встрять и вылить пачку в кольцевой буфер... Как-то б ещё вместо СТапка (или параллельно с ним) подключаться к записываемой в него шине данных -- её Квартус отлично формирует в GUI своём...
Хостовую прогу тоже бы неплохо написать свою, чтоб из ПЛИС по JTAG читала параметры этого анализаторного ядра, стартовала-стопила-отображала времянки -- и выложить потом на свободный доступ !
Автор такого конгломерата будет гораздо выше среднероссийского плинтусного уровня !
Дополнительного функционала тогда все ещё запросят индивидуально, но тогда уж можно начать бабки стрелять

У нас на фирме давно пытаются сделать такую PnP-ядрищу, чтобы и имена контрольных точек хранила в прошивке сразу, но пока тяжеловато... Я ещё прошу быстрый/широкий интерфейс внутри платы, чтобы по 32 бита тянуть времянку на девайсе, если что-то явно сдохло, а JTAG не подключён -- дело жизненное, глюки не всегда бывают, когда их ловят в пробирках, а так во флэшь можно скинуть наловленное и по почте авторам заслать с объекта...