Появилось предложение инициативно клонировать XC4006, как RadHard. 16х16 СLBs.
С выхлопом года через 2, для милитари.

Возникли у меня сомнения на счёт востребованности и перспективы.
Вопрос к гуру FPGA - есть ли в этом смысл?
И если смысл есть, то с какого именно размера он есть и будет ещё хотя бы лет 5-7?

Спасибо.

мое мнение нет
разве что для замены очень простой "расыпухи" и то зависит от конкурентноспособности по отношению к другим ПЛИС - цена/"емкость"

вопрос то скорее для общения
я, например, последний раз 4000 использовал где-то в 1995. интересно, много ли тут вообще таких бывших пользователей?

что на нем можно сделать: 500 триггеров и 500 4х LUTов - только глюложик (ну на большее у меня фантазии не хватает), и наверно не гигагерцы ожидать следует, а как у родного десятки мегагерц.
опять же, так как к нему внешняя память нужна, которую из стандартных придется наворачивать за счет доп. глюложики на стандартной 74 серии, то вобщем-то рекурсия

но с другой стороны - сейчас вообще нет ничего. то есть совсем. насколько я понимаю клонированные альтеры не радхард
то есть если ксайлинс и актель не купить в будущем, то вообще ПЛИС для космоса не будет

если брать тот же ГЛОНАСС, то пару (ну если сильно стараться, других то вариантов не будет, 3-4 канала) каналов засунуть можно, то есть на дюжине таких чипов уже потенциально можно сделать вполне нормальный приемник (30 каналов)

то есть если санкции будут такой силы, что комплектуху не купить, а в космос летать не бросим - то вполне полезно.
но конечно, нужно узнавать вообще, что планируется запускать и из этого исходить, а не у разработчиков спрашивать - можно ли блоху подковать али нет

Мерси.
Однако, спрашивать-то больше некого. Думаете, такой вопрос Рогозину стоит послать?

Конечно, это только для милитари\аероспэйс. В коммерции с таким чемоданом шансов 0.

Ну, если 4006 совсем не ко двору, то начиная с чего можно надеяться на копеечку в перспективе ~ 5 лет?

Если для glue logic - то, вероятно, что-то навроде iCE40, однократно программируемые, ну, естественно, не на 40нм... Главное, чтобы не требовалось им внешнего источника загрузки (или он был опцией). Если загружаемые снаружи, то что-то потолще на порядок-два... Хотя, из "потолще" наверное особого смысла нету, если не достигать нужных сотен мегагерц, а иначе все, ну или почти все, можно реализовать на микропроцессоре, которых, все таки, есть немного, и в перспективе еще будут...

Да, вопросы по частоте и памяти важные, поэтому озвучу свои прикидки:

- По 0.18 мкм видится, в среднем, где-то до 500 МГц;
- Можно себе позволить только загрузку от внешней памяти. По ряду причин, здесь не рассматриваемых.

Возникла мысль сделать (если браться, конечно) параллельно, под конкретную задачу, хитрое ОЗУ как самостоятельный чип, под загрузку. Со своей батареей питания или супер-конденсатором (подзаряжаемым при наличии питания), способного "пронести через века" забитую инфо. Фишечка в малопотребляющих ВВ-каскадах в динамическом режиме и резервировании ячеек (против сбоев) плюс Хеминг. Получается аналог флэша, но радхард.

А перепрограммирование таких мелкоПЛИС в этих применениях уж точно не потребуется, да и в других, вряд ли. Поэтому, смысла делать аналоги флешей нет никакого, реально нужно однократное программирование (aka актель на антифузах, либо та же iCE65/iCE40), и, возможно, дополнительно защищенное каким либо ECC, причем, желательно, с проверкой целостности конфигурации в реалтайме, и коррекции ошибок прямо во время работы.

насчет 500 МГц - а это что на 500 МГц там будет работать? Я вспоминаю похожую на то, что имеется в виду, серию MachXO - она на 0.13, и там (причем без Rad hard) самый скоростной кристалл позволяет иметь в клокодереве вроде 600 МГц, но реально там на такой частоте ничего не сделать, 16-битный счетчик, например, можно разогнать до примерно 480 МГц (по памяти, могу незначительно ошибаться).

А что мешает такую "RAM" с питанием от батарейки разместить на одном кристалле с матрицей?

Странно, к нам уже приезжали китайцы из ихнего аэрокосмического агентства (точно название не помню), привозили каталоги что у них есть по ред хатам. Ну так вот : АЦП/ЦАП до 1ГГц, ПЛИС аналоги второго виртекса (сами признаются именно аналоги, а не клоны) разных емкостей, память, СВЧуха и т.д.. При этом имею информацию что опытные образцы изделий на этих плис скоро полетят в космос на наших спутниках

А по сабжу, ИМХО если и делать свое то хотя бы класса 3 го сыклона/3 спартана, тысяч на 25-50 логики.


Управление фазовращателями на афаринах как раз по ресурсам где то так и весит. Порой народ витрексы 2 ставит на такое, потому что больше ничего ретхатовского нет.

Да, похоже, что так.
Горелые перемычки не подходят. Вернее, на таких размерах по предполагаемым технологиям годных не будет вообще. А с другой стороны, есть неплохие однократники на пробое диэлектрика для размещения снаружи. Совмещенной технологии пока нет.

На 500 - короткие пути, конечно. 16-битный счетчик, полагаю, где-то до 200 МГц получится.
Хотя, уже есть, вроде, 90 нм. Я туда пока не стучался.
Да ничего, в общем. Кроме раздутия размеров и некоторого снижения ПВГ.

А чуток конкретнее можно?
Именно нижняя планка с точки зрения разработчиков и интересует.

Хмм, если я правильно понял, то если брать задачи обработки сигналов, то ИМХО в качестве первого чипа был бы оптимален чип с 4-х входовым лютом, цепями быстрого арифметического переноса на 16 ячеек, одним триггером на лют. Память с преобразованием разрядности портов, размером не менее 8К и количеством порядка 128 модулей, 96-128 знаковых умножителей 18х18. Частота работы умножителя и памяти не менее 250 МГц, аналогичная производительность у 32-х битного сумматора. Ну и лютов тысяч 25-50, как уже сказал.

Так оно тем и ценно, чтобы "мелкоПЛИС" не требовала ничего снаружи себя для ее работы. И, заодно, чтобы оттуда прошивку не вытащить было.
А касаемо полноценных ПЛИС - тут des00 некое нечто примерно озвучил уже.

даже если сделаете 150-180 МГц в тех режимах, что я описал, уже будет не плохо. Меньше 100 для связной обработки мало интересно, выгрызать времянку будет сложно. А так имея 200 МГц чип, можно легко сделать обработку на 100-125 МГц при занятости 90-95%

Тут ведь вот еще незадача... Кристалл сделать, меньшее из зол. Еще надо хотя бы тулзу для PAR и STA сваять... (допустим, синтезировать можно чем-то привычным типа synplify). Я что-то сомневаюсь, что вполне реально сделать полный клон вплоть до совместимости по битовому потоку (тем более, что для rad hard там ECC должен быть, а не CRC)

Китайцы сделали (или таки украли). Софт ISE, STA тоже их. Чип не совпадает по потреблению, стартовому току и т.д. но по битстриму один в один. Если интересно, с работы напишу название чипов и конторы которая их распространяет.

Чипы идут под эгидой Китайской Аэрокосмической корпорации (CASC) чипы BQVRxxxRH/BQR2VxxxxRH авторы Девятая Академия CASC. ОАО "РНИИ"Электронстандарт" дал заключение о соответствии по функционалу и средствам разработки с изделием фирмы Х.

Что-то из серии "одна бабка подтвердила, что её соседка печёт гамбургеры не хуже Макдональдса". Вот когда фирма Х подтвердит, что её софт таки поддерживает всю эту китайскую поделку - тогда можно про это говорить серьёзно, а иначе всё это - около_рогозинские сказки про триумф отечественной (а в данном случае не совсем отечественной) электроники. Агенство "ОБС" в общем...
Стыдно должно быть глуповатые поцреотичные слухи распространять!

как бы на рабочие совещания ходить надо, что бы не поливать грязью то что на чем предстоит работать.

Мммм... Я пропустил хоть одно предназначенное для меня совещание? Что-то не припомню...
Ну я по поводу "предстоит работать" - флаг вам в руки, работайте!

З Ы Бумажонками трясти много ума не надо, подождём реальных чипов и софта с поддержкой этих чипов.

Резюмирую.

1. Разрабатывать и производить "малышек" серии ХС4000 никакого смысла нет. Занятие явно убыточное.
2. Минимальный камень, начиная с которого можно делать приличные проекты и, соответственно, на который будет спрос - эквивалентен (исходя из поста №10 уважаемого des00) Spartan 6, 6Q. Этот чип производится по ТП 45 нм.

Спартан 6 мы сейчас не осилим ни по технологии, ни по собственным ресурсам.

Так что, самое разумное - остановиться и отказаться.

Всем спасибо.

если читаете еще, а не совсем закрыли:

а процессор редхардный у нас хоть какой есть? ну там хотябы на 20 МГц 32х битный МИПС/АРМ или СПАРК? тоже вроде бы только американские и европейские.

имхо, более востребовано, чем ПЛИС - потому как продукт с процессором, но без ПЛИС я еще могу вообразить, а наоборот - нет

Вроде Миландр грозился радиационно стойким Cortex-M4F, но я не знаю, сделал или нет.

Еще из 2000ных: 5890ВЕ1Т, 1900ВМ2Т, 1907ВМ1Т

Не, погодите! ИМХО предпосылки оценены неверно
Atmel делает свои радхард ПЛИСы по 350 нм (это совсем маленькие, класса XC4000), 180 нм (это уже побольше, ~14,5K макроячеек (4-input LUT + триггер) + блоки распределенного ОЗУ), и 150 нм (это совсем новые, SOI, но летных образцов еще нет). Архитектура начала 2000-х, но тем не менее при этом 300 Крад накопленная доза и до 70 Мэв/мг/см^2 ТЗЧ.
Удастся ли обесчечить радскойкость того же порядка на 45 нм??? Ну не знаю...
Так что стоит подумать еще раз.

обращу внимание ХС4006 это 0.5К макроячеек
10К ячеек (что то типа спартан 3Е500) вполне годная ПЛИС, может конкурировать с современными актеловскими проазиками (которые RT)

атмеловские ПЛИС не использовал, знаю, что у них есть гейслеровский sparc + самая большая ПЛИС в одном корпусе (или даже на кристалле), но пытались когда такое чудо купить - не вышло

Подумать никогда не вредно.
Вы считаете, что нижний камень можно опустить?
Налицо некий парадокс - если исходить из возможностей, то страдает востребованность. И наоборот.
Поиск оптимума - задача не простая.

я описал желаемые параметры для связных дел, спутниковые модемы, модемы военной связи и т.д. там все лезут в большие скорости, а это требует соответствующей обработки. Задач много, например, как уже говорил те же фазовращатели в афаринах управляются мелкими чипами.

Но главный вопрос это вопрос софта, без него все будет достаточно печально.

Я уже писал предложение на сайте Миландр, т.к. у них антифъюзы есть - http://forum.milandr.ru/viewtopic.php?f=15&t=2140
Небольшая потребность есть - сверхбыстрая передача управляющих команд в высокочуствительный аналоговый тракт, о чем и написал там же НЕМАН. А по части построения больших управляющих автоматов, с большим кол-вом вводных ни одна 4х входовоя ПЛИС не сможет оспорить CPLD на больших матрицах И/ИЛИ.
Как ни говори, а потребность в несложных управляющих схемах есть и будет быть. ПЛИС не только для SDR решений можно приспособить.
Бесспорно одно -на нашей ЭКБ даже 1024 точечное ПФ в реальном времени сделать сложно, не говоря уж об дальнейшей обработке.

ЗЫ: Задачи разные бывают

Это 2 или 2П (с трансиверами или без)? Или копия 2, включая похожесть маркировки?

Самое логичное - драть битстрим 1 к 1. Писать софт ресурсов нет.


Господа, вы вводите мене в прострацию.
Надо как бы воспарить над текучкой и попробовать сформулировать тот предел, ниже которого точно производить будет не рентабельно.
Нужна функция потребления чипов от их сложности. Где начинается нарастание на уровне хотя бы (3-5)%?
Горб этой функции, понятно, двигается в сторону светлого будущего, подтягивая с собой и пъедестал.
Шанс есть только забежать на склон.
А потом удержаться на нем, вбить крепёж и мечтать.

например cyclonIII как ранее писал des00

технология 65 нм, но можно и 90 нм как у Spartan3

PS Попробуйте просчитать скоростные характеристики и потребление ПЛИС по Вашей технологии, хотя бы приблизительно

я понял что копия, маркировка отличается одной буковой. обратитесь к дистрибьюторам. контакты кинул в личку

я понял что копия, маркировка отличается одной буковой. обратитесь к дистрибьюторам. контакты кинул в личку

если делать совместимым по софту, то ИМХО надо выбрать какую нить настоящую CPLD и плис без особых наворотов. И уже от этого отталкиваться. Если брать ряд альтеры то, честные CPLD там закончились на MAX3256а. хотя 256 плиток маловато. Ну и минимально симпатичную, для дспешных дел ПЛИС : сыклон2/3 25-50 тыщ.

Плисы разные нужны, плисы разные важны Конечно спартан 6 это очень хорошо. Но сейчас мы имеем только flex10ke200 в виде 5576хс4т. Так что даже альтернатива в виде спартана-3 очень даже кстати. Спартан-3 осилите?

Похоже, четкой линии мне не получить.
От активных телодвижений я пока воздерживаюсь.
Слишком всё неопределённо.
Но, может, стоит всё равно потихоньку начать точить эту тему, для более точного планирования в дальнейшем.
Исходя из этого, можно предварительно постулировать:

1. В сад полную аналогию. Надо делать своё, приоритетом которого назначить полную прозрачность схемотехники - для потребителя это важнее, пмсм.
2. Не надо скромничать в схемотехнике кирпичиков - следует использовать максимально функционально насыщенные и гибкие юниты. На вырост и на радость юзера.
3. Если корм будет в коня, то вопрос с софтом решать потом, приличными деньгами и людьми. Под готовый проект, пмсм, всё можно найти.

Ну, а там как кривая вывезет.
Если получится в корзину - не привыкать.

Тогда, вопросы становятся более конкретными.
Как насчет немного помочь самураю информацией и опытом?
1. Начнём с LUT.
Какой LUT самый навороченный, удобный, гибкий из всего выпускаемого многообразия?
Есть детализация его потрохов?
Или. Каким должен быть идеальный LUT?

Опенсорс не учиняю, но как-то так, в диалоге, можно порисовать.

Ку?

ПС. Стоит сделать новую тему, типа "сочиняем FPGA"?
ПС2. Или остановите меня. Ну, там, "ты кто такой? ....", "не по Сеньке шапка", "ничего не получится" и тп.

Мое имхо:
Самый удобный/универсальный логических элемент - в семействе Cyclone (самом первом, "безномерном"). В более старших циклонах LE являются его упрощением.
Подробно расписанных потрохов, понятное дело, нету. Но блок-схема там: http://www.altera.com/literature/hb/cyc/cyc_c51002.pdf , стр. 2-6.

Только LE - это необходимо, но не достаточно Как насчет PLL, блоков ОЗУ, умножителей, I/O ???

личку и почту проверь

Даст Будда, всё будет. В порядке очерёдности.


Понятно, спасибо.
Ещё будут предложения?

считаю основная ошибка - западные ПЛИС стартапы по-моему и дохнут из-за этого. выживают те, которые к себе софтописателей от хилых и т.п. сманили.

то есть опять же если расчитывать на военное время, то и ручками на милиметровке схему нарисуют, а потом битики в битстриме проставят, но если как-то конкурировать - то нужно с софта начинать - если сумеют потенциальные программеры толковый P&R написать - то можно и кристалл проектировать

опять же мое мнение, что лут и вообще ячейка - яйца выеденного вопрос не стоит - основное трассировка. то есть можно в сети найти обзор топологии ячейки и посмотреть - что сколько там занимает - это eASIC, который дает верхний металл пользователю на трассировку, делал сравнение - типа посмотрите какая у нас ячеичка, а какой монстр в классической ПЛИС
еще пример: iCE40, нынче купленная латтисом - сильно проигрывает аналогу такой же номинальной емкости - то ли от убогости софта, то ли (имхо, скорее) от убогости трассировочных ресурсов

Может быть, но другого варианта просто нет. А из своего кармана платить зарплату крутым программерам я не могу. Итак бесплатно собрался вместо трактора пахать. Да и есть промежуточный вариант, - сборка в полуручном режиме, без P&R, как легко достижимая временная мера при красивом редакторе.

глюк дублирования сообщений.

Времянки тоже вручную считать? Имхо не вариант.

ИМХО делать надо 100% копию простейшего циклона, чтобы не париться с софтом и документацией, хватит и 5000 логических элементов для начала.

одни переносы чего стоят. лучше с 2/3 го, он проще. И соглашусь с тем, что ресурсы разводки, для современных проектов являются определяющими

Коллеги, по-моему, мы углубляемся в область сферических коней...
Позволю себе напомнить условия задачи:

Именно от нее. Проигрывает раза в полтора, а выигрывает на порядок по площади кристалла и чипа в целом. Поэтому, собственно, я на нее внимание и обратил - именно ее клонировать в radhard. ROM внутри (ну пусть RAM с батарейкой, если пробоя диэлектрика нету) + достаточность для мелких применений + упрощенная структура разводки - ужирнение всего кругом и окольцовывание полевиков, все эти + и - дадут вполне вменяемый размер кристалла с учетом RAM/ROM на нем.

Отправил Вам в личку кое-какую статистику.

Потихоньку сочиняю архитектуру. Пока конфига.
Причаливаю к такой - конфиг. слово при загрузке продвигается в сдвиговом регистре и по команде ConfigReload перегружается в защелки на каждый программируемый вход CLB и коммутационных матриц.
Вопросы:
1. Можно сделать загрузку в два (или даже 3) сдвиговых регистра, для двух (или трёх) различных конфигов. И одномоментно, "на лету" переконфигурировать всю или часть логики. Насколько это интересно и нужно ли делать?
2. Можно выделить спец. линию ConfigError, на которую открытыми стоками сообщать о несовпадении конфига в сдвиговом регистре и защелках входов CLB. В некоторых случаях (помимо сигнализации) можно найти дефектный бит или биты (алгоритм довольно сложный будет, но реальный) и переконфигурироваться с учётом этой ошибки. Нужно это?
3. Шина питания конфиг-регистра отдельна от питания ядра и выведена на ногу корпуса, к которой подключена батарея или конденсатор большой емкости. При пропадании питания периферии или ядра конфиг в регистре сохранится продолжительное время. Нужно?
4. Можно озвереть и сделать тройное резервирование конфиг-регистра с мажоритаром 2 из 3 по выходу для выживания какое-то время при агрессивной бомбёжке ТЗЧ. Дикое усложнение, но всё-таки, насколько это привлекательно?
Возможно даже не мажоритар, а исправление ошибки.

Становится очевидным, что основную площадь CLB занимают схемы конфига и матриц свичей. Поэтому, экономить на собственной логике CLB нет никакого смысла. Возможно, CLB должен быть таким, чтобы на нём можно было сконфигурировать самую сложную ячейку старшего разряда самого развесистого счетчика, регистра или сумматора-умножителя-делителя со схемой параллельного переноса.
Вопросы:
5. Какого разряда? 8-го, 16-го или всё же 32-го?
6. Можете подкинуть самый сложный (схемотехнически) разряд, который вам встречался на практике?

Спасибо.

IMHO, достаточно вот такого - http://www.altera.com/literature/an/an357.pdf
А лучше доработать до ECC с исправлением ошибки.


Да нет наверное. Не так и долго перегрузить конфигурацию после пропадания. Главное, собственно, хранилище конфигурации!


Ну выше дал ссылку на док альтеры.



У меня, пока, самый жирный реальный счетчик имеет 48 бит (просто таймер). Однако сейчас уже 62-битный намечается (инкремент адреса в дма контроллере для PCIe).
Самый схемотехнически сложный, пожалуй, был 32-битный счетчик, имевший одновременно синхронную и асинхронные загрузки данных, асинхронный сброс (сделанный логикой через асинхронную), ну и счет с разрешением счета. Правда, это, скорее исключение, чем правило, но такой счетчик не вышло реализовать на CLB как оно есть, пришлось нагородить хитрую конструкцию с защелками и мультиплексорами (защелка, два триггера и мультиплексор на каждый разряд) для обеспечения асинхронной загрузки.
32...48-битная арифметика, это вообще, повсеместно в решении DSP-задач.
Кстати, вообще, не очень виден смысл ускоренного переноса. Так как быстрый последовательный перенос, предразведенный заранее, получится быстрее ускоренного, но через общую разводку. По крайней мере, все современные ячейки строятся именно так. Кстати, самый лучший перенос сделала альтера (деля 4-входовый лут на два трехвходовых для суммы и переноса), на ней, например, реализуется счетчик в коде грея напрямую, а на xilinx/lattice фиг вам.

У Atmel в ATF280 троирован весь автомат конфигурирования. А конфигурационная память - дублирована (DICE). Есть пара слайдов про это, но без особых подробностей , могу заслать.

CRC на основе RAM не убедительно. Ибо само болеет тем же, что и большее контролируемое RAM.
Перфектционизм не одобряет.

Как насчёт такого философского подхода:
а. Эталонные данные хранятся вне ПЛИС. По определению, ибо - для их хранения нужны специальные конструкции, механическая защита, которую применять для ПЛИС не целесообразно. Хотя, надо сказать, корпус ПЛИС имеет специальное исполнение для ослабления излучений.
б. При начале работы ПЛИС получает команду залить от эталона в сдвиговый регистр (далее СР) конфигурации. По окончании всей последовательности следует команда перегрузить данные СР в защелки конфигурации CLB. После защелкивания весь СР далее выдвигается на выход ПЛИС для внешнего анализа целостности и соответствия эталонным данным.
в. Периодически поступает команда перегрузить данные с выходов защелок CLB в тот же СР и выдвижение СР на выход ПЛИС, к устройству, сравнивающее эти данные с эталоном.

Таким образом, все алгоритмы проверки и исправления ошибок (либо изменения конфигураций), периодической проверки и т.п. должны быть отданы в защищенный блок с эталонной памятью и собственным небольшим МК. Под защитой понимаются именно толстые стенки устройства, резервирование и т.п.

Т.е. надо смотреть на 64-ый разряд.

Буду рад любой полезняшке.