В целях удовлетворения собственного любопытства сделал простую схему с 8088 процессором и его обвязкой, которую через преобразователи уровней 8T245 подключил к отладочной плате FPGA (на которой уже достраивал остальные элементы компьютера - память, контроллер прерываний, видео и т.д.).

Вроде все заработало, но сразу же возник вопрос по поводу избыточного (как мне казалось) нагрева процессора. Так как я вообще никак не являюсь профессионалом в области разработки радиоэлектронных устройств, то обратился за помощью сюда - http://electronix.ru/forum/index.php?showtopic=124728
Мне вроде разъяснили, что это нормально, плюс попутно дали несколько полезных советов/идей.

Как выяснилось, успокоился рановато. В ходе отладки ПО стал замечать необъяснимые зависания, которые никак не удавалось побороть. Проблема в том, что они возникали редко и случайно. В конце концов я написал тест памяти и запустил его в цикле (не особенно надеясь на результат).
Тем не менее, через минут 40 тест вдруг неожиданно выдал ошибку (хотя до этого момента уже, естественно, прошел всю память не одну тысячу раз).

Пока у меня единственная версия - из-за совершенно неправильной разводки платы помехи вызывают случайные сбои в работе. Вот плата покрупнее:

Нажмите для просмотра прикрепленного файла


А вот как она подключена к отладочной плате:

Нажмите для просмотра прикрепленного файла


Думаю, что разводка выполнена совершенно неправильно - дорожки земли и питания 0.4 мм без полигонов, по одному конденсатору 0.1 мкф на каждую линию питания 3.3 и 5.0 В (там обе линии в каждом шлейфе) и еще один такой же конденсатор у процессора (тоже на дорожках 0.4 мм).

Соответственно, вопрос - считаете ли вы, что мои догадки о помехах имеют право на жизнь ? И если да, то можно ли что-то сделать с этой платой (напоминаю - это просто на поиграться), или нужно сделать новую ?

Заранее спасибо за советы !

Некоторым инженерам-конструкторам так до конца и не удается постичь искусство разводки и они переходят в начальники.

Извините, а это к чему вообще сказано ? Я ведь сразу же предупредил - никакого отношения к профессиональной деятельности в области разработки не имею, это исключительно удовлетворение личного любопытства...

От частот зависит...
Я делал последовательно резисторы и чередование в шлейфе сигнал-земля-сигнал-земля-...
Примерно 50-60см шлейф (правда, 10 пинов), интерфейс SPI, частота 1МГц. Ошибок передачи не замечено
Получилось примерно так:
2 провода - +5в
2 провода - GND
1 - SDI
1- GND
1 - SDO
1 - GND
1 - SCK
1 - GND

Да, забыл сказать - тактовая частота 5 МГц, в шлейфы особо земли не добавить, так как почти все уже занято сигналами.

Ну тогда попробовать порвать дорожки и ом эдак 100 в корпусе 0603 в разрыв

Тогда почему Вас удивляют Ваши же результаты?
Или Вы считаете, что Ваше оправдание о любопытстве позволяет конструкции работать более "дубово"?

Полное пренебрежение разводкой, помехоподавлением, контурами питания, согласованием линий связи - еще что-то забыл?

Это предположение вполне вероятно, что верное. Поставьте, для начала, на каждую микросхему сверху по конденсатору - напаяйте прямо на ноги ее питания. Блокировочных конденсаторов у Вас явно не хватает. Также поставьте один электролитический конденсатор на каждое питание около места, куда питание приходит со шлейфа. Это то, что можно сделать без переразводки платы. Далее, по хорошему, по всем сигналам, передаваемым в шлейфе, следует установить последовательный резистор порядка 47 ом со стороны источника сигнала (для двунаправленной шины - с обоих сторон), с целью уменьшить отражения сигнала в шлейфе и улучшить их форму.

А память там какая? Если DRAM/SDRAM - то, вполне возможно, в FPGA с ней еще какие-то проблемы.

это частота процессора, я так понимаю, не сигналов в линиях?

Емкость какого порядка ?



Это не думаю - память в данном случается используется простейшая SRAM




Если точнее, то из FPGA приходит одна линия в 15МГц, которая превращается в 5 МГц, от которой уже работает процессор. Все остальное - производные от процессора, т.е. частоты еще ниже.

да что ж все клещами-то ...
15 МГц прет по шлейфу? или делитель на стороне FPGA и в шлейф идет 5МГц?

Если бы я знал все правильные вопросы, то, возможно, сам бы на них и нашел бы ответы

По шлейфу идет как раз 15 МГц, которые специальная микросхема тактового генератора для этого процессора превращает в 5 МГц с необходимыми параметрами.

47..100 мкФ


По ней ОБЯЗАТЕЛЬНО резистор. 100 Ом. Со стороны FPGA. (примерный импеданс линий шлейфа 120 Ом). Вообще, 15 МГц для шлейфа - ничто. Но согласовать надо.

Боюсь, с этим слегка проблематично - не совсем понимаю, куда его физически засунуть. Портить отладочную плату FPGA особого желания нет, остается только разрезать проводник шлейфа у самого разъема и в разрыв впаять резистор ?

Ну, хотя бы, так. Или, для начала (если он идет прямо с FPGA) поставить этому пину "slow slew rate" и уменьшить ток до минимального.

В указанном вами топике я давал достаточно ясные, на мой взгляд, разъяснения как надо разводить землю .

Вкратце, советы таковы:
- толщина земляных проводников не играет большой роли, но из них должна быть сделана "решетка" или "сетка", покрываюшая всю плату; если плата уже разведена, то "решетку" можно сделать добавлением навесных проводников
- керамические развязывающие конденсаторы 0.1 мкФ лучше всего добавить на каждую цифровую микросхему, запаяв их прямо на ножки земли и питания
- если есть возможность выбирать, какую микросхему использовать, то надо выбирать самую медленную и малопотребляющую.

Прежде, чем что-то физически, решил провести маленький эксперимент - уменьшил частоту, приходящую с FPGA, в 4 раза, и запустил тест. Пока полет нормальный (но это ничего пока еще не значит - и до этого могло час-полтора работать), посмотрю, что будет к вечеру.

Просто хочу понять (с определенной степенью вероятности) - помеха внешняя или внутренняя ? Или я неправильно рассуждаю ?

А в программе вы уверены на 100%? Напрасно.
А все ли удовлетворяет спецификации - напряжения, частоты, уровни сигналов?

А терминатора Т-1000 можно сделать параллельного, на приемном конце, чтобы не портить Скайнет.

В изначальной программе уверен не был, потому что она называется MS DOS

А вот в тестовой особых сомнений нет - написана мной, фактически целых три команды на ассемблере (запись в память, чтение из памяти, сравнение), бегающих по кругу.



Теоретически, да. Практически - это уже слегка обсуждалось.

Еще вопрос возник - ширина сигнальных дорожек на таких частотах какое-либо существенное влияние оказывает ? Иными словами, есть ли реальные причины сделать сигнальные дорожки не 0.2 мм, а другой ширины (именно с точки зрения помехоустойчивости в обычной жизни) ?

Нет. Дорожки начинают влиять, когда они начинают быть сравнимыми по длине с длиной волны третьей-пятой гармоники тактового сигнала. У Вас там такого и в помине не наблюдается. В отличие от шлейфа, который уже может быть сравним.

Что-то я в полном расстройстве... Ни уменьшение частоты, ни распайка конденсаторов на все микросхемы и на все питания ничего ровным счетом не изменило - как происходил сбой от 30 минут до пары часов, так и происходит. Понимаю, что можно еще землю сеточкой (как советовали) дополнительно протянуть, но я очень надеялся, что почти два десятка конденсаторов уже принципиально изменят ситуацию...

Кстати, все сбои были именно по чтению из памяти, причем при повторном чтении данные всегда считывались нормально.

Наиболее вероятно у Вас то, что некорректно рассчитаны временные соотношения сигналов при работе FPGA с шиной, и при работе FPGA с ОЗУ (если оно внешнее относительно FPGA). Соответственно, в проекте FPGA неверно или неполно заданы констрейны, и происходят нарушения времен Tsu (Setup) или Th (Hold) на шине. И питание тут не причем.

Дело в том, что FPGA никакой роли в управлении памятью не играет - там нет контроллера памяти, сигналы от процессора и контроллера шины процессора просто транзитом проходят через FPGA. При этом вроде все временные параметры с огромным запасом - SRAM на отладочной плате может работать с тактовой до 125 МГц, поэтому 5МГц проекта для нее просто ничто. И управление памятью ну крайне простое, особенно на чтение.

Но вообще не знаю, прямо руки опускаются...

У Вас крайне скудное понятие о том, что такое временные соотношения на шине. Может быть, к примеру, что в результате транзитных задержек через буферы и FPGA, данные приходят с некоторым смещением от того времени, во время которого их ожидает процессор. И все, сбои гарантированы. Или адрес задерживается дольше, чем надо, и защелкивается где нибудь некорректно. Или, например, направление буфера переключается быстрее, чем следует, и данные снимаются на 20 пикосекунд раньше, чем это можно, вот оно раз в полчаса и глючит, потому, что на грани допуска балансирует...

Внимательно изучите в даташите картинки - BUS TIMING-MINIMUM MODE SYSTEM и BUS TIMING-MINIMUM MODE SYSTEM (Continued) - вот все-все то, что там нарисовано, и написано в виде MIN и MAX времен в наносекундах в табличке над ними, должно быть выдержано, несмотря на все транзитные задержки в буферах, проводах, FPGA и самой ОЗУ.
У самой ОЗУ, кстати, есть очень похожие параметры, и вот, суммарный бюджет по всем этим задержкам (включая все буфера, провода, FPGA, и пр.) должен укладываться в MIN...MAX значения из их документации как и для ОЗУ, так и для процессора. Стопудово, что там что-то где-то у Вас не учтено, и из-за этого происходят сбои. И это уже никакие не помехи, а ошибки в расчетах при проектировании.

Не претендую на глубокие познания, но все же определенные представления о работе шины есть. И под большим запасом я как раз подразумевал, что все задержки по пути через буферы и FPGA железно должны (по идее) укладываться в мин-макс параметры как процессора, так и памяти. Цикл шины 8088 ведь крайне простой, и особо узких мест там просто нет. Тем не менее, еще раз внимательно посмотрю в эту сторону - все равно пока у меня других идей нет.

Кстати, система у меня работает в max mode, хотя это принципиального значения вроде не имеет...

Еще - как сделано защелкивание адреса по ALE? В FPGA? Констрейны записаны на это дело?

Конденсаторы по питанию помогают очень редко. Эти конденсаторы - необходимое условие, но не достаточное. Они должны быть запаяны для того, чтобы больше о них не думать. Основная польза от них в том, что, совместно с проводами земли и питания, они образуют "земляную сетку". Эта сетка обычно не накрывет всю плату, однако работает уже существенно лучше, чем просто земляной провод.

Вполне возможной причиной сбоев при обращении к памяти может быть "звон" в сигнальных линиях, когда эти линии имеют существенную длину (порядка 10 см и более). Проблема еще и в том, что ТТЛ выходы имеют разное сопротивление в "0" и в "1". Для борьбы со "звоном" требуется демпфирование и частичное согласование линий при помощи резисторов. Для начала надо выявить наиболее длинные линии. Между передатчиком и его линией хорошо бы врезать резистор примерно 33 Ома, это должно заметно уменьшить звон при преходе из 1 в 0. Ближе к приемному концу линии (или в середине двунаправленной линии) хорошо бы поставить подтяжку 680 Ом к плюсу питания и резистор 1 kОм на землю. Эти два резистора уменьшат отражение от приемного конца.


У вас наверняка звон в шлейфах. Отчасти лечится, если шлейфы обернуть медной фольгой, которую заземлить в нескольких точках на каждой плате. Ну и резисторами, как написано выше.

Я думаю, проблема в питании, если ошибка выскакивает так редко.

Вполне вероятно, SM оказался ближе всего к разгадке проблемы (что причина не в помехах, а в неправильных времянках на шине). Ночью пришла мне в голову одна мысль, попробовал - все ночь без сбоя проработало. Хотя, возможно, я не устранил проблему, а лишь уменьшил последствия.

Поспешных выводов пока делать не буду, помедитирую сначала немного еще на диаграммы шины 8088...

Так как направление поисков изменилось, создал для этого новую тему.

Все возвращается по спирали на то же место, только на новый уровень...

Итак, при переходе с 1 на 0 шлейф действительно звенит так, что иногда этого звона хватает, чтобы переключить логику туда-сюда еще раз. Теперь окончательно убедился, что даже с такими вроде скромными частотами нужно быть аккуратнее...

Нажмите для просмотра прикрепленного файла

На картинке хорошо видно - от восходящего фронта сигнала 2 переключается счетчик 6, и сразу после третьего ниспадающего фронта сигнала 2 звон такого размаха, что смог переключить счетчик...

Тем не менее, в данном случае очень хочется отделаться совсем малой кровью - вообще ничего не переделывая в железе. Понимаю, что многого хочу, но - нет ли у Cyclone IV каких-нибудь настроек ВХОДНЫХ пинов, чтобы этот самый звон хоть немного уменьшить ? Руководство читал, все подобные настройки вроде только для выходных пинов, но вдруг я что-то пропустил ? Как известно, утопающий хватается за соломинку

Можно попробовать включить подтяжку вверх/вниз, или bus holder.
Но это мертвому припарка, там сопротивления далеки от тех, какие нужны для терминирования шлейфа.

Один SMD резистор, врезанный в дорожку у выхода, спасет утопающего.

Ранее в этой теме мне рекомендовали в районе 33 Ом, так ?

Да. Плюс-минус...

Не просветите ли меня еще по нескольким моментам на эту тему:

1. Если решу, все таки, сделать новую плату, что разумного стоит предпринять для устранения вышерасмотренных проблем, кроме уже упомянутых резисторов на выходах с моей платы ?

2. Что можно сделать для предотвращения проблемы в другую сторону - т.е. от FPGA к моей плате ? Отладочную плату FPGA курочить желания нет, может, можно хоть что-то предпринять на приемной стороне ? Или неразрушающего на стороне FPGA путем настройки пинов ? Наверное, увеличить skew и уменьшить максимальный ток, или это я бред несу ?

3. Посмотрел сигнал от FPGA, приходящий по тому же шлейфу ко мне - выглядит намного приличней, чем в другую сторону, какие могут быть причины ?

Большое спасибо всем отозвавшимся и еще отозвущимся !

1. Ничего больше не надо. Земли побольше, что на плате, что в кабеле.
2. Ничего, кроме тока. Про skew - не понимаю. Можно на приемной стороне сделать параллельный терминатор, на процессорной плате, то есть.

В кабеле, к сожалению, ничего не могу сделать - определяется разъемом на стороне FPGA, а там всего 2 земляных провода, 2 - питания и еще 36 сигнальных... На плате же собирался вообще сделать отдельные слои для питания и земли.



Прошу прощения, опечатался - не "skew", а "slew", скорость нарастания или спада сигнала. Только уже увидел, что эта настройка недоступна для применяющегося у меня стандарта I/O - LVTTL 3.3V
Зато при более внимательном чтении обнаружил, что Cyclone IV умеет автоматически настраивать выходное сопротивление, чтобы оно максимально соответствовало линии. Надеюсь, это то, что мне нужно...

P.S. Блин, настройка выходного сопротивления тоже недоступна в этом режиме. Все, что есть для LVTTL 3.3V - выбор выходного тока между 4 и 8 mA...

Перед тем, как делать новую, испробуйте все способы на старой.

Добавил резистор 33 Ом, стало приличнее, хотя тоже далеко не идеально. По крайней мере, "левых" переключений от звона не обнаружил:

Нажмите для просмотра прикрепленного файла

Можете увеличивать вплоть до ом 120-150. До компромисса между скоростью нарастания и отсутствием отражений. Но, однако, это от отражений лекарство. А от наводок с соседних проводов поможет только земля каждая вторая в шлейфе, как в UDMA-100 шлейфах.

Вот, кстати, маленький эксперимент с настройкой различных максимальных токов на одном и том же сигнале/выводе с FPGA. В первом случае - 8 мА, во втором - 4 мА, измерялось после шлейфа:

Нажмите для просмотра прикрепленного файла

Нажмите для просмотра прикрепленного файла

Какой ужас. Надеюсь щуп осциллографа правильно подключаете (коротким зажимом) и емкость щупа не более 10пФ?

А если более, то ужаса будет меньше, как вы считаете?
Нормальная картина. Длинная линия.

Насчет подключения щупов меня уже здесь просветили - измерял вообще без зажимов, и земля бралась прямо пружинкой на щупе, короче уже не бывает. Емкость щупа, если правильно помню, 8 пФ.

А вообще я даже доволен, что все эти проблемы вылезли - в разборках с ними узнал много чего полезного и интересного, форум здорово помог.

Ну если для вас это нормальная картина, тогда да. Все хорошо
К вашему сведению емкость щупа совместно с индуктивностью цепи образует вполне себе колебательный контур, поэтому на щупе появляются выбросы которых не было в цепи до вашего вмешательства.

Можно шлейф распустить на отдельные проводники, поможет в какой-то степени от наводок соседей.

И где вы видите выбросы на нижней картинке?

Уменьшен ток драйвера, фронты завалены, высокочастотных компонент практически нет -нет звона. Тоже самое будет если увеличить последовательное сопротивление контура. Что тут непонятного?