Всегда использую свои библиотеки, часто для этого редактируя комп из готовых библиотек.
Как редактировать шрифты в конкретной надписи? Редактирование текстовых блоков меняет все надписи, а вот мне нужно одну надпись из нескольких поменять.
Можно конечно надпись стереть и писать по новой. А как задать тип шрифта в блоках?

Setup/Design Parameters/Text/Setup text sizes

После чего меняется куча надписей завязанных на редактируемый блок

Создайте текст-блок нужных размеров, потом меню Edit -> Change, выберите номер блока на который хотите менять и кликайте в нужный текст на плате.

Спасибо разобрался. Только не понял, почему не используют готовые типы шрифтов, как другие программы. А то методом проб и ошибок приходится подбирать ширину букв при нужной высоте, а некоторые параметры я до конца и не понял например "Char Space" и "Line Space".

Тип шрифта тут только один, а изменяются лишь его параметры(высота/ширина и отступы между символами/строками). И получается только готовыми шрифтами(текст-блоками) и можно пользоваться - сначала его определяем в сетапе, потом используем через Edit-Change.
Char Space - как из названия следует расстояние между символами в пределах строки.
Line Space - расстояние между строками, когда вписывается текст через Add - Text по нажатии Enter начинается новая строка. Вот расстояние между этими строками здесь и задается.

Спасибо, может и привыкну.

Ну да, по части шрифтов это далеко не иллюстратор, вопрос кого это волнует при проектировании РСВ...

#3 ERROR(ORCAP-36071): Illegal character "White space" found in "PCB Footprint" property for component instance DD3: ltmag48_V2, PAGE1 (318.59, 121.96) .
Что за ошибка?
Перевожу старый проект в OrCAD PCB Designer и вылавливаю всякие запретные:
$, ~, @, #, %, ^, &, *, ( , ), -, =, ', \, ", [ , ] , ?, /, <, >, !, . , , ; , { , } , ` , + , |
Duplicate Pin Name "VDD"-где то встречал, но никак не найду как от этого избавиться.

По поводу ошибки, какой то символ видимо не нравится ему в поле PCB Footprint.



В одном pakage названия всех пинов должны быть разные. Самый простой способ назвать их VDD1, VDD2 и т.д. Но более правильно объединить их в один пин, через свойство PACK_SHORT.



Прикрепил фаилик по работе с пинами.

И тогда на чертеже писать куда подключать не нарисованные ножки. Так?

Если делать через поле Pack_Short, то в аллегро все перечисленные в Pack_Short ножки будут зацеплены на одну цепь. Если с точки зрения наглядности чертежа, как оформить по госту правильнее, я честно говоря не могу сказать.

Не надо никаких PACK_SHORT. Рисуйте эти ноги видимыми, но с типом POWER. Тогда при генерации упаковки пины с одинаковыми именами автоматом получат уникальные суффиксы и нормально сгенерится нетлист.

По госту надо рисовать целую таблицу.
Нет бы писать как раньше: WARNING
Ну замечание и замечание и пошел дальше.

И правда, я не знал что так можно! Спасибо за информацию!

Главное не злоупотреблять типом POWER, потому как пины этого типа, не подключенные явно на схеме ни к какой из цепей все равно переносятся в РСВ создавая там цепь с именем этого пина на схеме.

Вроде все прошел, netlist.log выдает только замечания.
Но где то еще есть ошибки и netrev.lst выдает:

ERROR: File "DTMAG48_V2_1_15.brd" is being edited by user "Alnder" on date "Mon Oct 12 13:37:04 2015" on system "KISELEV". Resolve lock file and re-run netrev.

#1 ERROR(SPMHNI-175): Netrev error detected.

#2 Run stopped because errors were detected

netrev run on Oct 12 13:58:13 2015
DESIGN NAME : 'DTMAG48_V2_1'
PACKAGING ON Aug 3 2015 18:16:55

COMPILE 'logic'
CHECK_PIN_NAMES OFF
CROSS_REFERENCE OFF
FEEDBACK OFF
INCREMENTAL OFF
INTERFACE_TYPE PHYSICAL
MAX_ERRORS 500
MERGE_MINIMUM 5
NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
NET_NAME_LENGTH 24
OVERSIGHTS ON
REPLACE_CHECK OFF
SINGLE_NODE_NETS ON
SPLIT_MINIMUM 0
SUPPRESS 20
WARNINGS ON

2 errors detected
No oversight detected
No warning detected

cpu time 0:00:12
elapsed time 0:00:00

Сплошной затык. Куда теперь копать?

У вас видимо стоит галочка Create or update PCB editor board. И после создания нетлиста оркад пытается в DTMAG48_V2_1_15.brd залить нетлист. А этот фаил редактируется юзером Alnder. Если Alnder это и есть вы, попробуйте закрыть все аллегры. И еще раз создать нетлист.

Да. Всем спасибо. Перетащил старый проект из старого Orcad на PCB Designer.
Старые библиотеки отредактировал. Еще нужно у конструкторов взять DXF файл платы. Далее разводить и разводить

Пытаюсь понять как сделать на плату реперную точку. В основном все понятно, но как сделать так что бы полигон вырезался по маске. В Pad Desinger есть кнопочка Anti Pad - это оно?

За вырез в маске отвечает Pastemask_top/Regular pad. Для маски вообще не доступно свойство Antipad. Thermal relief и antipad можно применить только к токопроводящим слоям. thermal relief определяет как пад будет подключаться к полигону одноименной цепи. Antipad как будет полигон отступать от пада если цепи пада и полигона не совпадают.

Ну я и хочу сделать Antipad на слое top и botton. т. е. в этих слоях. Диаметр площадки top 1.2 мм , а Antipad 3 мм, по диаметру Pastemask_top.
Вроде получается.
А вообще то Antipad нужен? вроде можно и без него, но идут постоянно WARNINGS

Получается вам так надо делать. Антипад обязательно нужен, а то полигоны чужой цепи будут вплотную подключаться к паду.

Не особо он нужен. Нарисуйте shape нужного размера на слое Keepout/Top и будет он вырезать полигон в месте установки рэпера. Правда тогда будет ошибка Pad on Keepout

ЗЫ Полигоны чужой цепи будут держать дистанцию согласно заданным clearance, не ближе.

Соглашусь, в аллегро можно различными действиями добиться одного результата. Но есть ли смысл все усложнять?

Для нас это было упрощением, потому что сразу в футпринте видно какой формы и размера будет вырез в шейпе. При определении этого на уровне падстэка читабельность футпринта ниже.

В данный момент развожу часть платы с источником питания и желательно некоторые ножки компонентов напрямую соединять с полигонами без тепловых барьеров. куда поставить галочку?

В свойства конкретного пада можно добавить атрибут надписывающий глобальные установки подключения к шейпу. Не помню точно как он называется, что-то с _OVERRIDE, но если по списку полистать то можно догадаться(нет софта под рукой чтобы посмотреть).

Вопрос снят

Я сделал через Object Properties.
выбираешь нужный пин, открывается окошко Edit Property->Dyn_Clearence_Type и выбираешь ANTI_Thermal
как то так.

Это оно и есть, окошко со свойствами объекта, в данном случае пина. Правда название свойства и его значение мне казалось другие должны быть... Но если результат устраивает то может быть и так.

Посмотрел. Должно быть DYN_THERMAL_CON_TYPE со значением FULL_CONTACT. А через Dyn_Clearence_Type это фактически выключение проверки правила на этом пине и игнорирование заданных зазоров.

В Constraint Manager можно задать свойства подключения к полигонам для любого вывода, любого посадочного места Properties->Component->Pin Properties->Shapes.

Это то же самое место, в самом РСВ через ПКМ->Object Properties, а через СМ это Properties->Component->Pin Properties.

А реальный результат будет тем же?

А не знаю Я таким подходом для задания подключения не пользовался, только через DYN_THERMAL_CON_TYPE переопределял подключение. Поэтому что означают и как именно работают варианты Dyn_Clearence_Type просто не знаю. Если есть время можете поэкспериментировать. Еще можно поискать в хэлпе, по идее все возможные атрибуты там должны быть описаны, правда не уверен, что описания хватит, чтобы точно понять как оно сработает. Скорее всего проверять и так придется...