Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Cyclone V, мегафункция Altera PLL
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
kovigor
Делаю так:
Tools -> IP catalog -> Basic functions -> Clocks; PLLs and Resets -> PLL -> Altera PLL

Дальше заполняю формы нужными мне параметрами, потом нажимаю кнопку "Finish". Quartus генерирует множество файлов, и среди них - код на VHDL. А кода на Verilog нету. Это можно как-то исправить ?

Зачем это нужно ? Я хочу поделить частоту приходящего в ПЛИС тактового сигнала в 2, 3, 4 и 5 раз, и эти выходы использовать для тактирования различных узлов в проекте. Можно, конечно, получить эти сигналы с выходов счетчика, но мне кажется, что использовать PLL корректнее ...
shamrel
Цитата(kovigor @ Jan 25 2016, 15:24) *
Делаю так:
Tools -> IP catalog -> Basic functions -> Clocks; PLLs and Resets -> PLL -> Altera PLL

Дальше заполняю формы нужными мне параметрами, потом нажимаю кнопку "Finish". Quartus генерирует множество файлов, и среди них - код на VHDL. А кода на Verilog нету. Это можно как-то исправить ?

Зачем это нужно ? Я хочу поделить частоту приходящего в ПЛИС тактового сигнала в 2, 3, 4 и 5 раз, и эти выходы использовать для тактирования различных узлов в проекте. Можно, конечно, получить эти сигналы с выходов счетчика, но мне кажется, что использовать PLL корректнее ...

Простите, такой не скромный вопрос. А на последней вкладке Summary нужную галочку установить не забыли?
kovigor
Цитата(shamrel @ Jan 25 2016, 16:35) *
А на последней вкладке Summary нужную галочку установить не забыли?

Там нет такой вкладки, вообще ...
Stewart Little
Цитата(kovigor @ Jan 25 2016, 15:24) *
Tools -> IP catalog -> Basic functions -> Clocks; PLLs and Resets -> PLL -> Altera PLL

При этом должно открываться окошко "Save IP Variation", где нужно указать имя экземпляра мегафункции и язык, на котором его создавать (VHDL или Verilog).
Хотя квартусу будет абсолютно все равно, на VHDL Вы его создадите, или на Verilog. Поймется и то, и другое, независимо от того, на каком языке Ваш проект сделан.

Кстати, а какой именно версией квартуса Вы пользуетесь?
kovigor
Цитата(Stewart Little @ Jan 25 2016, 16:57) *
Кстати, а какой именно версией квартуса Вы пользуетесь?

Пользуюсь версией 15.1.0.
Проект у меня на Verilog, и я хочу сгенерировать верилоговский файл, чтобы использовать его в своем проекте. Вот, например, при генерации FIFO можно указать, на каком языке генерировать файл. А как быть с PLL ?
Stewart Little
Цитата(kovigor @ Jan 25 2016, 16:17) *
Пользуюс версией 15.1.0.
...
Вот, например, при генерации FIFO можно указать, на каком языке генерировать файл. А как быть с PLL ?

Точно так же - см. картинку (это Quartus Prime Standard Edition v15.1 Update1).
kovigor
Цитата(Stewart Little @ Jan 25 2016, 17:51) *
Точно так же - см. картинку (это Quartus Prime Standard Edition v15.1 Update1).

Все, увидел. Спасибо !
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.