Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: а кто-нибудь обращал внимание на дешевизну ECP5U от Латтиса
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
yes
например LFE5U-12F стоит втрое дешевле, чем меньший XC6SLX9. особенно для индустриальной температуры разница заметна.

это надолго, как думаете?
jorikdima
Я обращал. Подвоха на поверхности не обнаружил. Сейчас пытаюсь использовать. Я правда с Макс10 сравнивал, но там похожая ситуевина. При 6-9 баксах за камень, втрое больше ресурсов. И рост цены внутри семейства не так заметен как в Максе 10.
litv
Надо каждый проект каждым утром делать на 4 типах ПЛИС (Altera Xilinx Actel Lattice). Если гдето видна разница в цене или числе умножителей или в несколько долларов - этим же днем меняем весь софт готовые платы софт к платам и маршрут.
Так делают все у кого план продаж по платам 1e6 в месяц.
ViKo
Так чего непонятного? Демпинг, борьба за покупателя. И наоборот, накрутка за имидж.
AVR
Цитата(ViKo @ Feb 1 2017, 10:06) *
Так чего непонятного? Демпинг, борьба за покупателя. И наоборот, накрутка за имидж.

Тоже склоняюсь к этой версии. Примерно как "назовите шампунь номер один", вот за это можно и накрутить wink.gif

Пользователь litv возразил, что если чуть дешевле то не значит что возможно сразу рвануть на другого производителя - а как же наработки? Вот потому опять же дешевле, ведь в Lattice хорошо понимают что просто так с Altera/Xilinx не сдернешь, будь они по той же цене и возможностям.

P.S. Я Lattice лишь чуток надкусил, но мне понравилось, нет ощущения что это что-то сырое и лишь потому дешевле.
yes
мы Латтисами пользуемся из-за возможности криптовать битстрим. у остальных такое есть только для больших чипов.

и по архитектуре: поправили они LFXP2 слайс, в котором мне триггеров не хватало... даймонд рапортует вообще о впихивании невпихуемого sm.gif

просто я пролетел с одним проектом, в который ECP5 можно было заложить - на момент сдачи плат были непонятны сроки выхода, поэтому обошлись без ECP5, теперь кусаем локти sm.gif
объемы не 1е6/мес, но заказчик всегда мечтает о таких объемах, поэтому достаточно сильное давление на цену ВОМа


mse
А чего у Латисов с дебужью? Какой-нить ЖТАГ есть, типа УСБ-бластера от Альтеры?
gk2
Любой адаптер на FTDI FT2232

Например
https://electronix.ru/forum/index.php?showtopic=127033
Stewart Little
Цитата(mse @ Sep 26 2017, 12:36) *
А чего у Латисов с дебужью? Какой-нить ЖТАГ есть, типа УСБ-бластера от Альтеры?

А латтисовский сигналтап называется Reveal: http://www.latticesemi.com/view_document?document_id=52075
GriXa
Все в Лэтисах хорошо, только
1. Сырой родной софт для синтеза. Поэтому они встраивают в свой Даймонд Синплифай. Часто Синплифай дает лучшие результаты. Есть весьма забавный баг с FSM в LSE-синтезаторе. Будут ли они в будущем отказываться от Синплифая - неизвестно. И эта неизвестность немножко напрягает.
2. Очень мало примеров и обучающих материалов. Не сравниться с Ксайлинксом или Альтерой.
3. Сыроватая документация. Можно встретить в двух разных документах противоречащие утверждения.
4. Недоработанная автоматизация сборки проекта. Невозможно с помощью скрипта генерировать IP ядра для ECP5.

Вот-вот должно выйти обновление для Даймонда. Быть может часть недоработок в ней будет исправлена.
Но в итоге вполне себе хорошие ПЛИСЫ по очень приятной цене.
Огурцов
Цитата(GriXa @ Sep 26 2017, 14:04) *
1. Сырой родной софт для синтеза. Поэтому они встраивают в свой Даймонд Синплифай. Часто Синплифай дает лучшие результаты. Есть весьма забавный баг с FSM в LSE-синтезаторе. Будут ли они в будущем отказываться от Синплифая - неизвестно. И эта неизвестность немножко напрягает.

да уж гораздо лучше, чем у хилых
хотя про баги синтеза не утверждаю, видимо, для этого нужно поплотнее работать
des333
Цитата(GriXa @ Sep 26 2017, 17:04) *
Все в Лэтисах хорошо, только


А их логический анализатор (Reveal) поддерживает SystemVerilog? biggrin.gif
Doka
Цитата(GriXa @ Sep 26 2017, 17:04) *
Вот-вот должно выйти обновление для Даймонда. Быть может часть недоработок в ней будет исправлена.
Но в итоге вполне себе хорошие ПЛИСЫ по очень приятной цене.

держите в курсе по поводу обновления САПР

ЗЫЖ и как по мне использование синплифай это достоинство, а не недостаток (учитывая что он достаётся нахаляву).
например во времена ISE невозможно было пользоваться XST (синтезировал функционально неэквивалентные схемы при использованиии синтаксиса v-2001 и хитрых функций), однако Х никакой иной альтернативы не предлагал, так что тут "королевский подгон" от L
yes
ну вообще-то LSE это новая фишка, раньше у Латиса был синтез только симплифай (и пресижн по-моему - можно было выбирать, если не путаю с актелом)

а про ревиал - а альтеровский сигналтап поддерживает sv sm.gif
GriXa
Цитата
А их логический анализатор (Reveal) поддерживает SystemVerilog?


Не могу ответить на этот вопрос. Работаю только с VHDL. Про SV пишут следующее. Так что высока вероятность, что нет.

Цитата
ЗЫЖ и как по мне использование синплифай это достоинство, а не недостаток (учитывая что он достаётся нахаляву).


Использование синплифай это, безусловно, достоинство. Вот только если через годик-другой они его вдруг выкинут из Diamond'а, то могут появиться проблемы со старыми дизайнами. Результаты синтеза Синплифая и Даймонда отличаются как по используемым в ПЛИС ресурсам, так и по времянкам.
des333
Цитата(yes @ Sep 27 2017, 10:57) *
а про ревиал - а альтеровский сигналтап поддерживает sv sm.gif


Да, поддерживает sm.gif

Точнее, ему всё равно на чём были написаны Ваши исходники.
В отличии от Reveal sm.gif
yes
Цитата(des333 @ Sep 27 2017, 12:01) *
Да, поддерживает sm.gif

Точнее, ему всё равно на чём были написаны Ваши исходники.
В отличии от Reveal sm.gif


ну так я тоже о том, что пофиг - SV обрабатывается симплифаем, причем я люблю (со времен isplever-а) и IDE симплифая
поэтому инсертеру пофигу на чем исходники, у него есть только EDIF

ну и мое частное мнение, что самый лучший способ этих инсертеров у ксайлинса через исходный HDL (по крайней мере так было в ISE, что сейчас в виваде - буду смотреть скоро и опасаюсь подлянки)
des333
Цитата(yes @ Sep 27 2017, 13:49) *
ну так я тоже о том, что пофиг - SV обрабатывается симплифаем, причем я люблю (со времен isplever-а) и IDE симплифая
поэтому инсертеру пофигу на чем исходники, у него есть только EDIF

ну и мое частное мнение, что самый лучший способ этих инсертеров у ксайлинса через исходный HDL (по крайней мере так было в ISE, что сейчас в виваде - буду смотреть скоро и опасаюсь подлянки)


Ну, я в Lattice совсем новичёк -- поэтому могу про многое быть не в курсе sm.gif

Но default'ный (тот, что больше описан в доке) вариант у Reveal -- это из HDL.
И при таком варианте SV он как раз и не поддерживает.

Подсунуть ему EDIF пока не пробовал, надеюсь никаких проблем с этим у него не будет sm.gif

UPD.
Цитата(des333 @ Sep 27 2017, 16:55) *
Подсунуть ему EDIF пока не пробовал, надеюсь никаких проблем с этим у него не будет sm.gif
Ага, надеюсь sm.gif
Спасибо, Lattice:

Цитата
The EDIF flow is fully supported in Reveal. However, you must be aware of
the following:
  • Reveal Inserter must be started from a Diamond project. In order to use
    the EDIF flow with Reveal Inserter, you must start Reveal Inserter from a
    Diamond project containing either EDIF source or mixed VHDL & Verilog
    source files. Projects with only VHDL or Verilog will run Reveal Inserter
    with an HDL source flow.
  • In the EDIF flow, the representation in Reveal Inserter is of the EDIF
    hierarchy and signal names. Buses appear as individual signals instead of
    buses, as in the RTL flow.
wolfman
У Латтиса есть очень важный плюс(по крайней мере раньше был): они прислушиваются к хотелкам пользователя, надеюсь, что с той поры ничего не изменилось.
Александр С.
Чипы ECP5U как мне видится достаточно не большие(до 6 PLL) и если ваш проект из него выростет - заменить не что то большее pin compatible видимо уже не получится. Да и маркировка слегка загадочная - нужно не путать их три типа: голую логику, ~3Gpbs и 5Gbps(ECP5U-5G) модификации...
Stewart Little
Цитата(Александр С. @ Nov 2 2017, 12:38) *
Да и маркировка слегка загадочная - нужно не путать их три типа: голую логику, ~3Gpbs и 5Gbps(ECP5U-5G) модификации...

Вот как раз с маркировкой у ECP5 все в порядке:
LFE5U - XX - X XXXXX X - без трансиверов
LFE5UM - XX - X XXXXX X - 3,2 Gbps
LFE5UM5G - XX - X XXXXX X - 5 Gbps
Все просто, как грабли...
jorikdima
Цитата(gk2 @ Sep 26 2017, 02:59) *
Любой адаптер на FTDI FT2232

Например
https://electronix.ru/forum/index.php?showtopic=127033

Как то видимо исторически пошло упоминание именно двухканального преобразователя. Хотя одноканальный так же подходит. Лично сделал на ft232h - работает без вопросов.

В Revial очень нехватает заливки прошивки. В Сигнал тапе функционал программатора скопирован, пользуешься одним тулом, а тут туда сюда.
Еще вопрос. Пусть немного офтоп, но коль уж пошли про дебаггеры. Есть ли возможность одновременной отладки логики и LatticeMico32 софта? Дебаггер то один? Я пробовал, как-то через одно место иногда работало. Но все как-то вкривь вкось. Не могут видимодва дебаггера один физ канал поделить. В альтере так же?
alexPec
Цитата(jorikdima @ Nov 2 2017, 21:23) *
В альтере так же?


В альтере все хорошо, там через USB-blaster и сигналтап одновременно работает, и отладка софта через DS5/Nios, и пошаговое выполнение, и брейкпоинты - у меня проблем не было.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.