Цитата(RobFPGA @ Jul 20 2018, 18:22) 
И тут смотрят только драйвера и кабель - без учета проблем передатчика/приемника в FPGA.
Можно, кстати, глянуть в сторону BLVDS: AN522.
Судя по Figure 23, 500 Mbs вполне пролезет..
Полная версия этой страницы: гигабитный поток по LVDS c ПЛИС на ПЛИС на расстояние до 20 метров
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Можно, кстати, глянуть в сторону BLVDS: AN522.
Судя по Figure 23, 500 Mbs вполне пролезет..
Цитата(blackfin @ Jul 20 2018, 17:32)
Неужели, и корпуса M301 (11x11 мм), M383 (13x13 мм) кажутся вам "больно большими"? 
11x11 может и втисну) Но лучше с запасом взять: там ширина всей платы то максимум 15 мм должна быть. У четвертого циклона видел 8x8 мм. Вот это было бы идеально.
Цитата(RoadRunner @ Jul 20 2018, 20:21)
У четвертого циклона видел 8x8 мм. Вот это было бы идеально.
Десятый циклон тоже есть в таком корпусе: 10CL016YM164I7G + LVDS
К тому же, он дешевле четвертого циклона..
А если всё же нужен честный гигабит, то есть мелкие Артиксы: XC7A15T-2CPG236I
Нажмите для просмотра прикрепленного файла
И даже Спартаны: XC7S15-2CPGA196I..
Цитата(blackfin @ Jul 20 2018, 18:42)
немного оффтоп.
Что-то они там интересно рисуют... Нажмите для просмотра прикрепленного файла
Ответвления и Rs надо бы местами поменять...
Цитата(blackfin @ Jul 20 2018, 11:41)
Вы бы хотя бы указали, что за Cyclone V на ваших платах? Там же три варианта этих Cyclone V: Cyclone V E, Cyclone V GX и Cyclone V GT.
Может, у вашего Cyclone V есть не занятый PCIe, а вы тут внешние трансиверы сочиняете..
Может, у вашего Cyclone V есть не занятый PCIe, а вы тут внешние трансиверы сочиняете..
Я извиняюсь, тк с PCIe сам не работал, но разве для работы PCIe не необходим root ? Имхо в системе ТС его сейчас нет, и вводить его может быть неудобно ?
Цитата(a123-flex @ Jul 22 2018, 21:11)
Я извиняюсь, тк с PCIe сам не работал, но разве для работы PCIe не необходим root ? Имхо в системе ТС его сейчас нет, и вводить его может быть неудобно ?
Да, Root необходим. Но ТС указал, что на приемной стороне тоже стоит ПЛИС (см, название темы). А раз так, то ничто не мешает на приемной стороне сконфигурировать модуль PCIe в режиме Root.
Цитата
All Artix-7, Kintex-7, and Virtex-7 devices include at least one integrated block for PCI Express technology that can be configured as an Endpoint or Root Port, compliant to the PCI Express Base Specification Revision 2.1 or 3.0. The Root Port can be used to build the basis for a compatible Root Complex, to allow custom FPGA-to-FPGA communication via the PCI Express protocol.
Вопрос еще вот какой возник. Какая задержка передачи и приема у встроенных в ПЛИС трансиверов, кто-нибудь измерял?
Приветствую!
Удачи! Rob.
Цитата(RoadRunner @ Jul 23 2018, 11:11)
Вопрос еще вот какой возник. Какая задержка передачи и приема у встроенных в ПЛИС трансиверов, кто-нибудь измерял?
В даташитах на конкретное семейство должно быть указаны значения latency трансиверов для разных режимов работы. Если грубо - 30-80 нс.Удачи! Rob.
Цитата(blackfin @ Jul 23 2018, 10:46)
Да, Root необходим. Но ТС указал, что на приемной стороне тоже стоит ПЛИС (см, название темы). А раз так, то ничто не мешает на приемной стороне сконфигурировать модуль PCIe в режиме Root.
я еще раз извиняюсь, а разве этому root-у не нужно x86 или большой arm или другой проц, чтобы его сконфигурировать ?
мне почему то всегда казалось, что pcie устроен так - root порт находится в чипсете или проце, и сеть конфигурируется им - происходит назначение адресов (для этого соответственно проц должен иметь соотв. драйвер) а дальше уже от этого root растет дерево слейвов и коммутаторов, я не прав ?
Цитата(blackfin @ Jul 23 2018, 10:46)
All Artix-7, Kintex-7, and Virtex-7 devices include at least one integrated block for PCI Express technology that can be configured as an Endpoint or Root Port, compliant to the PCI Express Base Specification Revision 2.1 or 3.0. The Root Port can be used to build the basis for a compatible Root Complex, to allow custom FPGA-to-FPGA communication via the PCI Express protocol.
эту цитату следует понимать так, что воопще ничего больше для организации обмена не нужно - типа конфигурацию сети и раздачу адресов Root Port делает сам ?
Цитата(blackfin @ Jul 20 2018, 12:41)
За счет того, что клок внутри данных. Ну и плюс всякие CRC, эквалайзеры и проч.
ТС может задействовать обычные MGT с примерно такими же параметрами, зачем ему PCI-E протокол сверху? И что, в PCI-E 4.0 появились эквалайзеры? Потому что в 3.0, если я ничего не путаю, их нет.
Цитата(a123-flex @ Jul 23 2018, 17:02)
я еще раз извиняюсь, а разве этому root-у не нужна одноплатка или большой arm или любой другой проц, чтобы его сконфигурировать ?
А зачем? Вполне может прикинуться, просто повторяя протокол. И без всяких процов и ОСей и их драйверов. Мне он (протокол) не кажется сложным, тут на форуме были умельцы которые это пытались. Хотя конечно, повозиться там будет с чем. Но... но зачем?
Цитата(AVR @ Jul 23 2018, 18:06)
А зачем? Вполне может прикинуться, просто повторяя протокол. И без всяких процов и ОСей и их драйверов. Мне он (протокол) не кажется сложным, тут на форуме были умельцы которые это пытались. Хотя конечно, повозиться там будет с чем. Но... но зачем?
имхо Дмитрий Смехов это делал, и при том что он прекрасный программист, он выложил свой проект в open.
Дабы там очень много мегабайт исходников было. Если я все правильно понял.
Приветствую!
Ну или как в анекдоте о ремонте машины на площади ...
Удачи! Rob.
Цитата(a123-flex @ Jul 23 2018, 17:02)
я еще раз извиняюсь, а разве этому root-у не нужно x86 или большой arm или любой другой проц, чтобы его сконфигурировать ?
Root можно скофигурировать обычным FSM ну или мелким PicoBlaze или MicroBlaze контролером.Цитата(AVR @ Jul 23 2018, 17:03)
ТС может задействовать обычные MGT с примерно такими же параметрами, зачем ему PCI-E протокол сверху? И что, в PCI-E 4.0 появились эквалайзеры? Потому что в 3.0, если я ничего не путаю, их нет.
TC пока сам не знает какую "физику" выбрать - а о протокольном уровне народ просто обсуждает по принципу "слышал звон .." Ну или как в анекдоте о ремонте машины на площади ...Удачи! Rob.
Цитата(RobFPGA @ Jul 23 2018, 18:15)
Root можно скофигурировать обычным FSM
а нигде на opencores etc нет ничего такого на посмотреть готового ?
или может у хилых есть такая корка, как она называется ?
Цитата(a123-flex @ Jul 23 2018, 17:12)
имхо Дмитрий Смехов это делал, и при том что он прекрасный программист, он выложил свой проект в open.
Дабы там очень много мегабайт исходников было. Если я все правильно понял.
Дабы там очень много мегабайт исходников было. Если я все правильно понял.
В книге по PCI-E я видел такую фигу, что всё сводится к серии несложных настроечных пакетов, конфигурирования. Не знаю, может на уровне USB, хотя с USB дел иметь настолько плотно не приходилось. Но не понимаю, откуда там мегабайтам взяться. Согласен с теми, кто пишет про простой FSM или простенький soft-CPU чтобы всё настроить.
Ну, что тут обсуждать, смысла привязываться к сложному стандарту, а у ТС точка-точка между своими балалайками, я особо не вижу.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.