Идеи VMM действительно вошли в UVM, но в основном UVM основан на OVM (Open Verification Methodology). Книга хорошая, полезная. Но для другой области

"... И обсуждение тонких моментов синтаксиса."

Почему-то можно:
assign a=b, c=d;
но нельзя:
always_comb a=b, c=d;
а только:
always_comb begin a=b; c=d; end

Есть какой глубокий смысл в таком ограничении ?

Думаю, это связано с тем, что оба присваивания a=b и c=d в assign выполяются параллельно, а в always_comb сначала выполняется присваивание a=b; затем c=d. В данном случае с точки зрения результата присваивания разницы нет, но с точки зрения трактовки данных конструкций симулятором есть большая разница.

Вышла новая книга RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design.
Буду премного благодарен, если кто даст ссылочку.

А вообще хотелось бы печатный вариант, но дешевле будет самому распечатать, чем у буржуев покупать за 120 долларов...

Вопрос к знатокам, кто знаком с интерфейсом UNI/O. Подскажите как сформировать последовательность импульсов и считать данные с микросхемы 11AA02E48. Пытаюсь написать на SystemVeriloge, но не получается, непонятен сам принцип формирования последовательности и считывания. Есть наброски кода, но даже не знаю стоит ли их скидывать.

Можете объяснить в чём глобальное отличие Verilog от VHDL? Изучал второй, сейчас требуют погрузиться в первый, есть ли смысл.
Где можно почитать на эту тему как "для чайников"?

для старта

Спасибо большое!

Нет ли возможности скачать у Синопсиса две статейки?

https://www.synopsys.com/Community/SNUG/Pag...ts.aspx?qry=uvm

Shutdown with Agreements in a UVM Testbench - Silicon Valley, 2017
Mark Glasser - NVIDIA

Applying Stimulus and Sampling Outputs - UVM Verification Testing Techniques - Austin, 2016
Clifford E. Cummings - Sunburst Design

Статьи + презентации.

Большое спасибо!

https://dvteclipse.com/documentation/sv/index.html

Мужички, кто поможет?
Почти год пытаюсь достать книгу Практикум по проектированию на языках VerilogHDL и SystemVerilog Мурсаев А.Х., Бурнаева Э.Г.
https://lanbook.com/catalog/informatika/pra...ystemverilog-4/

И на книжную балку заказывал ...и в Белгород на главпочтампт ...и командировочным.
Самое ужасное, что ВСЕ мои попытки найти в интеренете заканчивались кидком. Потратил уже денег на две таких книги!

Может оно того и не стоит? Кто поделится впечатлениями об творении?

Спасибо

Уже судя по тому, что авторы описание схемы упорно называют программой, книга очень мягко говоря не очень.

...ну это известная оплошность. Тут надо просто оговаривать применение. Если описывается архитектура,-то это работа с дизайном(синтезируемое подмножество языка). Но если тестбенч, то это уже может быть и программа..

Как только появится возможность поиметь текст книги слезно прошу в личку дать натырку. ...или сам файл. Спасибо!
...Вот только когда это будет?...

Даже стиральная машина болтает труселя и носки в барабане по программе.
А язык SystemVerilog описывает программу поведения схемы.
Если придираться, то к содержимому книги, а не терминам.

Да как ни крути!..
В вашем случае,- ПЛИС это форма барабана, её объем, материал, количество точек крепления оси и тип передачи с движка. Это как периферия к внешнему интеллектуальному звену. Программистом выступает хозяйка, которая знает, что она бросает в барабан, задает режимы, вливает моющее средство и дает пуск на определенное время. Более низко уровневый программист описывает логику стирки и драйвер по управлению двигателем во ВНЕШНЕМ по отношению к барабану интеллектуальном звене.
....Даже если взять вариант, что это звено будет внутри ПЛИС будет описан вычислитель с определенной системой команд, памятью и внешними интерфейсами. ВСЕ! Это потом нужно ОТДЕЛЬНО программировать на ДРУГОМ языке...

...вы не внимательны! Достоинство SV в ориентации на тестирование, а значит хорош в тестбенчах! А это не обязательно синтезабельность. Там вольностей больше. Можно и программные трюки писать. В создании дизайна пишут не программу, а поведение. Причем число "программных счетчиков" равно числу процессов (а это тысячи!!!)

Пишут программу поведения во времени. А не просто статическую схему описывают. Кончайте придираться, займитесь изучением. Я по книжке Stuart Sutherland "SystemVerilog for Design" учился.
(программа - она всегда во времени)

Ну не существует статических цифровых схем!.. Это не критерий.
...Могу согласиться с вами только для варианта микропрограммного автомата, который проблемно ориентирован и не обладает универсальностью\гибкостью. Его поведение жестко и известно заранее. Но как только вы вводите в систему возможность внешней смены режимов на вариантность(по ходу использования архитектурного фрагмента),- появляется выбор в поведении. Некое поведение. Предсказуемое. Некая программа...

Я бы сказал, что речь для ПЛИС идет о создании архитектур, которые можно программировать на другом языке(машинных кодах, ассемблере и т.п.)