Форум разработчиков электроники ELECTRONIX.ru > Разработка микросхем в САПР Cadence, Synopsys

Gesha

Jun 29 2006, 13:25

Цитата(zzzzzzzz @ Jun 23 2006, 20:39)

Цитата(Gesha @ Jun 23 2006, 12:01)

Эннс, Кобзев. Проектирование аналоговых КМОП-микросхем, 2005

А ссылочка есть на это?

Ссылки нет, но эту книгу можно купить в магазинах.
Я купил на авторской презентации и очень доволен.

SM

Jul 3 2006, 15:50

Цитата(zzzzzzzz @ Jun 23 2006, 20:39)

Цитата(Gesha @ Jun 23 2006, 12:01)

Эннс, Кобзев. Проектирование аналоговых КМОП-микросхем, 2005

А ссылочка есть на это?

В озоне есть в продаже

Михаил А

Jul 6 2006, 15:13

http://prioarchieve.academiascientiarum.com/book1.jpg
http://prioarchieve.academiascientiarum.com/book2.jpg

взял на Беговой - магазин, от блин - забыл - там всякой электроникой торгуют

zzzzzzzz

Jul 6 2006, 16:02

Спасибо. Интересно. Попробую найти.

psygash

Jul 6 2006, 19:13

Цитата(Михаил А @ Jul 6 2006, 19:13)

http://prioarchieve.academiascientiarum.com/book1.jpg
http://prioarchieve.academiascientiarum.com/book2.jpg

взял на Беговой - магазин, от блин - забыл - там всякой электроникой торгуют

Наверное Чип и Дип. Некоторое время назад была в Чип и Дипе на проспекте Мира.

lvov1

Dec 7 2006, 14:31

Зачем нужно clock Tree, если и без него нет timing ошибок????

SM

Dec 7 2006, 16:33

Цитата(lvov1 @ Dec 7 2006, 14:31)

Зачем нужно clock Tree, если и без него нет timing ошибок????

Для того, чтобы соблюсти требования нагрузочной способности буферов, клок формирующих, одновременно не накосячив с перекосом клоков и латентностью.

lvov1

Dec 8 2006, 08:54

как правильно назначить MaxDelay MinDelay и MaxSkew в clockTree Specification File?

Ed2000

Dec 14 2006, 18:20

А я бы не посоветовал эту книгу....
Ее единственный плюс -- она на русском.
А вот содержание выдержано в стиле 80-х годов прошлого столетия.

Советую читать на английском.
Поищите в интернете:
по схемотехнике:
RAZAVI
Backer
Meyer (основы)
много других

по топологии:
Hasting (! на мой взгляд лучшая)

Цитата(Gesha @ Jun 29 2006, 13:25)

Цитата(zzzzzzzz @ Jun 23 2006, 20:39)

Цитата(Gesha @ Jun 23 2006, 12:01)

Эннс, Кобзев. Проектирование аналоговых КМОП-микросхем, 2005

А ссылочка есть на это?

Ссылки нет, но эту книгу можно купить в магазинах.
Я купил на авторской презентации и очень доволен.

zzzzzzzz

Dec 14 2006, 20:32

Да, эту книжку купил и полистал.
Это и не книга вовсе.
А опубликованный блокнот, который разработчик носил в заднем кармане засаленных брюк....
По немногу обо всем, без каких-либо комментов. Понабросано, а толку - 0.
Оценка 3 - -.
В наше время книжки писать не выгодно, похоже. Вот и не пишут, а "компиллируют" страницы.

evi

Dec 14 2006, 21:44

Цитата(Ed2000 @ Dec 14 2006, 18:20)

А я бы не посоветовал эту книгу....
Ее единственный плюс -- она на русском.
А вот содержание выдержано в стиле 80-х годов прошлого столетия.

Советую читать на английском.
Поищите в интернете:
по схемотехнике:
RAZAVI
Backer
Meyer (основы)
много других

по топологии:
Hasting (! на мой взгляд лучшая)

Точнее:

RAZAVI (Design of analog integrated circuits)
Baker (CMOS Circuit Design, Layout, and Simulation)
Gray and Meyer ( Analysis and Design of Analog Integrated Circuits )
Johns & Martin (Analog integrated circuit design)

по топологии:
Hastings (The art of analog layout)

Ed2000

Dec 22 2006, 16:53

Цитата(shems @ Mar 31 2006, 16:30)

Цитата(nickm @ Mar 7 2005, 06:12)

Кто-нибудь может порекомендовать какую-нибудь литературу по проектированию микросхем?

Могу порекомендовать книгу "R. JAcob Baker: CMOS Circuit Design, Layout, and Simulation". У меныа есть pdf-и, но залить не могу, нет доступа. Зато могу прислать по меилу кусками.

Ксати, есть у меня библиотека Артизан 90нм, для TSMC, но нет Synopsys DS, для синтеза. Я знаю что на ФТП он есть, но доступа не имею. Друзья, могу поделится библиотекой, в обмен Synopsys DC.

.

Нужно 180 нм для UMC standart cell libraries (cadence environment)..?

Цитата(shems @ Mar 31 2006, 16:30)

Цитата(nickm @ Mar 7 2005, 06:12)

Кто-нибудь может порекомендовать какую-нибудь литературу по проектированию микросхем?

Могу порекомендовать книгу "R. JAcob Baker: CMOS Circuit Design, Layout, and Simulation". У меныа есть pdf-и, но залить не могу, нет доступа. Зато могу прислать по меилу кусками.

Ксати, есть у меня библиотека Артизан 90нм, для TSMC, но нет Synopsys DS, для синтеза. Я знаю что на ФТП он есть, но доступа не имею. Друзья, могу поделится библиотекой, в обмен Synopsys DC.

.

А Backer какого года?

Plat

Dec 26 2006, 14:56

Цитата(SM @ Dec 7 2006, 16:33)

Цитата(lvov1 @ Dec 7 2006, 14:31)

Зачем нужно clock Tree, если и без него нет timing ошибок????

Для того, чтобы соблюсти требования нагрузочной способности буферов, клок формирующих, одновременно не накосячив с перекосом клоков и латентностью.

Ststic Timing Analysis в Design Compiler'e (или PrimeTime'e) по умолчанию считает клоковые цепи идеальными, т.е. как будто клок по всей схеме распространяется одновременно и мгновенно. (В некоторой степени клоком, при оптимизации схемы, можно управлять командами set_clock_latency, set_clock_uncertainty, set_propagated_clock, set_clock_transition и др.). Что бы сделать предположение о идеальности клока допустимым, необходимо построить сбалансированное клоковое дерево, которое обеспечит одновременный приход клока ко всем тактируемым элементам схемы. Ну а само дерево (без учета сбалансированности) нужно что бы "выполнить требования нагрузочной способности", которая так же не учитывается в STA. Это касается не только САПР Synopsys, но и всех аналогов.