Не могу найти точную информацию по напряжениям питания PLL.
В доке прямо сказано что на аналоговую часть подавать питание ядра, а вот про цифровую расписано как расплывчато: Подавайте от от наименее шумного источника, обычно это Vccint.

Но мне интересно какое максимальное напряжение на могу подать на цифровую часть.

Чуть не забыл кристалл второй циклон (EP2C20)

Я думаю ограничения такие же как для питания ядра(1.25В).

Мне интересна вот какая фраза:
The VCCD pin supplies the power for the
digital circuitry in the PLL. Connect these VCCD pins to the quietest digital supply on the board.

Так вот здесь никаким образом не указаны параметры этого самого quietest digital supply. Хотя и сказано что обычно достаточно питания ядра, но мне тем не менее хотелось бы знать максимальное напряжение.

Я согласен, что здесь явно не указано необходимое напряжение. Но не думаю, что элементы на которых сделана цифрованя часть плл отличаются от элементов ядра, соответственно и питания такое же нужно.
К тому же пути между плл и ядром должны обладать минимальной задержкой, джиттером и т.д. И соответсвенно делать какие-то преобразователи уровней там негодится, а если подать напрямую на 1.2вольтовуй часть 3.3 вольта, врят ли ей это понравится.

я понимаю что это её может ОЧЕНЬ не понравиься, но к сожалению плата уже в процессе изготовления, со всеми вытекающими последствиями......

потому я и хочу знать сможет ли PLL выдержать 3,3 вольта. Обыскал вроде как всю документацию что у меня есть, ничего вразумительного по этому поводу не попалось. Ни в одном источнике не указано что питание обязательно должно быть равно питанию ядра. Вообще нигде ни указаны допустимые пределы.

В документации я тоже точных данных не нашел, а 100% уверенность может дать только Альтера.Тем не менее считаю, что 3.3 сожгет его либо будет работать некорректно.Если есть возможность-перезать проводник да подпаять проводком в Vccint(для макета не страшно), ну или если не жалко микросхему, можно попробовть так.

К тому же если посмотреть в даташит на стратикс 2, то там написано 1.8 абс макс для Vccd.

Ценю ваше чувство юмора. особенно ели учесть что корпус F484.
Если бы была возможность подпаяться я наверное даже подобную тему открывать не стал бы......
На мой взгляд самое главное чобы плисина ВСЯ не сгорела, потому как если просто не заведется PLL, то это можно будет обойти, а вот если пойдёт дым......


Чтоже благодарю за участие.

Тем не менее интересна политика фирмы которая не указывает достаточно выжных вещей в документации.

Pin Information for the Cyclone™ II EP2C20 Device
Version 1.7
Note (1), (2)

VCCA_PLL[1..4] - Analog power for PLLs[1..4]. The designer must connect these pins to 1.2 V, even if the PLL is not used. Designer is advised to keep isolated from other VCC for better jitter performance.
VCCD_PLL[1..4] - Digital power for PLLs[1..4]. The designer must connect these pins to 1.2 V, even if the PLL is not used.

Надеюсь глагол "must" говорит сам за себя.

не повезло?

Вот и нашли где это указано было точно) Я думаю они везде подряд не писали об этом, т.к. решили что и так понятно
Так что лучше не пытаться, если 1.8 абс максимум, то от 3.3 просто спалите микросхему. Тогда хотяб сделайте так чтобы питание pll в воздухе болталось, хотя написано что должно быть обязательно подключено, думаю заведется.

спасибо, этого я не заметил.... спасибо за информацию.

не повезло, если можно так сказать, просто платка довольно дорогая получилась.

да не за что
сам когда-то влетел в нечто подобное
(мож душу согреет )

а плата уже спаяна?
если нет, то ещё не поздно всё поправить
правда операция на грани "микрохирургии глаза"

В разделе PLL на сайте Альтеры для Циклона2 рисунок подключения в разделе Board Layout есть.

А чуть ниже приписано что вроде как надо подключить к любому источнику.

VCCD & GND
The digital power and ground pins are labeled VCCD_ PLL<PLL number>
and GND_PLL<PLL number>. The VCCD pin supplies the power for the
digital circuitry in the PLL. Connect these VCCD pins to the quietest
digital supply on the board. In most systems, this is the digital 1.2-V
supply supplied to the device’s VCCINT pins. Connect the VCCD pins to a
power supply even if you do not use the PLL. When connecting the VCCD
pins to VCCINT, you do not need any filtering or isolation. You can connect
the GND pins directly to the same ground plane as the device’s digital
ground. See Figure 7–17.
/////////////////
Да еще рисунок , где PLL<#>VCCD to VCCINT подключена.
Я уже давно все скачиваю по мере надобности. На дисках устаревшая информация.

Дословный перевод этой фразы (насколько я могу):
Присоедените эти VCCD пины к наименее шумному источнику питания на плате. (ни какого упоминания о его напряжении). В большинстве систем, это 1,2 В источник подключаемый к пинам VccINT.
Извиняюсь а что сказано про те системы которые не "In most systems".
Вот это мне и было интересно. Причем это написано в вашей наболее свежей документации как я полагаю.

Что в переводе означает, подключить к самому тихому источнику питания, в большинстве случаев к 1.2 вольта vccint, что вовсем не означает что нельзя больше 1.2.Хотя по-моему логично что не будет плл работать при таком разбросе напряжения.

так самое интересное нигде нет указания на рамки этого напряжения.
даже в том что нашел уважамый Tornado-Alex есть указание на ОДНО напряжение 1,2В.
А не мне вам говорить что такое разброс напряжения питания.

Ну хорошо. Прогонмте простой проект на Циклоне2
И посмотрите рапорт *.pin
GND_PLL1 : 34 : gnd : : : :
VCCD_PLL1 : 35 : power : : 1.2V : :
GND_PLL1 : 36 : gnd : : : :
VCCA_PLL1 : 37 : power : : 1.2V : :
GNDA_PLL1 : 38 : gnd : : : :
///////////////////
Понятно. что все печально в данном случае.

В моей выдержке записано:
"The designer must connect these pins to 1.2 V"

Если честно, то я сейчас навскидку не могу найти тот Альтеровский документ по допускам для каждого вывода питания. Он у меня точно есть, потому что я его использовал при разработке схем питания для вторых Циклонов. Сейчас посмотрел все свои отработанные схемы, везде цеплял к 1,2В, даже нашёл записи рассчётов сеток напряжений на платах, где для данных пинов у меня записано 1,175В - 1,225В (видимо думал о чём-то при этом)

да! совсем забыл
в нём ещё и допустимая амплитуда пульсаций расписана была.....
она мне была нужна для рассчёта развязывающих фильтров по питанию

завтра поищу
если найду, то выложу

Огромное спасибо.
Было бы очень интересно просмотреть сей документ.

Был опыт такой ошибки в первом циклоне ep1c3
PLL такое напряжение выдержал, но не работал! Выдержал - значит, что после того как к нему на весу подвел нормальное напряжение ядра - всё заработало корректно. Плату пришлось переделывать

на первом циклоне всё понятно, там существует только 1 питание на PLL, причем на аналоговую часть.
В случае же со вторым циклоном, раздельное питание генератора и цифровой части

Доку нашёл, но это не Альтеровская дока и на ней написано Confidential.....поэтому извиняйте, выложить не могу, т.к. заключал NDA

правда в свежем документе от Альтеры кое что по питанию PLL есть (по крайней мере допуск указан):
http://www.altera.com/literature/hb/cyc2/cyc2_cii51005.pdf

но о величине пульсаций в нём я ничего не нашёл
это максимум, чем могу помочь

Удачи!

Посетите эту ссылку, там будут пинауты на микросхемы
http://altera.com/literature/lit-dp.jsp?ca...owspreadsheet=y
Скачайте пдф(обязательно пдф) на вашу.
В конце есть таблица по функциям пинов, в том числе там есть и такая запись:

Digital power for PLLs[1..4]. The designer must connect these pins to 1.2 V, even if the PLL is not
used.

возвожно я чтото не совсем понимаю, но есть два варианта исполнения:
1. Мы вам рекомендуем сделать так, и все будет работать замечательно....
2. Ну если вы не можете сделать так как мы рекомендуем, то хотябы уложитесь в седующие рамки.

так вот в данном случае как раз 2-й вариант, НО я нигде не могу найти тот самый ДОПУСК на напряжение питания цифровой части PLL.

видел только рекомендации подключать к питанию ядра (что в прочем не говорит что питание не может изменяться в более широком диапазоне), или говорится подать напряжение 1,2В.
а что будет если я подам например 1,25 или 1,15...


спасибо Tornado-Alex, но данную PDF с допусками напряжений я уже давно просмотрел и нашел там следующие характеристики:
1. Напряжение питания ядра(-0,5 1,8В) естественно Absolute Maximum Ratings
2. напряжение питания портов ввода вывода (-0,5 4,6)

также напряжения стандартов ввода - вывода (cmos, hstl,lvds, и т.д.)

но в очередной раз не смог найти допуск на напряжение PLL
моя версия PDF CII51005-2.2

В моём файле есть допуск и для цифровой части PLL, он такой же, как и для и аналоговой
правда файлик старый, двухгодичной давности, когда только инженерные образцы появились
может с тех пор что-то и изменилось
Лично я ни разу не пробовал подавать бОльшее напряжение (что-то не было желания экспериментировать )

А я тупо скачал с Альтеры схему евалюшен борды на Ц2. Там, опять-же, тупо, питания ПЛЛ(#&A) и ядра одни и те-же.