Полная версия этой страницы: Какой тип памяти выбрать
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
А структуру видеоконтроллера придумали самостоятельно или основываясь на чем-то?
из головы согласно техзаданию.
Цитата(Diman_ @ Dec 13 2007, 12:04) 
Делал свой видео контроллер на CycloneI (II, III) + SDRAM x16. Пользовал контроллер в имеющийся в составе SOPS Bilder-a. Все прекрасно работает: вывод двух слоев (в берсте) + формирование картинки (в промежутках между строками (горизонтальные вектора в берсте)). Максимальное разрешение 1280х1024, 70 Гц, 8 бит.
Какая реально достигается скорость потока чтения/записи со SDRAM? Т.е. на какой частоте фунционирует проект? Например, на Cyclone II. И с каким грейдом это достигалось?
Цитата(Diman_ @ Dec 13 2007, 12:04)
Можно было, конечно, и свой контроллер SDR писать, но зачем ?
Есть случаи, когда готовый не годится.
В CicleneII с восьмым спидгреем проект был работоспособен вплоть до 140 Мгц. В конечном релизе частота была снижена до 110 Мгц.
Цитата(0men @ Oct 31 2007, 15:50)
А где можно посмотреть внятные рекомендации по разводке SDR? Я правильно понял что для нее не нужно лепить кучу резисторов (по 2 на вывод, как в nios ките для ддр)?
А что там смотреть? в разрыв каждой линии резистор 33 Ома, и проконтролировать, чтобы длина линии клока была больше всех остальных. Ну и расположить память поближе к плис, все будет работать без проблем.
А что там смотреть? в разрыв каждой линии резистор 33 Ома, и проконтролировать, чтобы длина линии клока была больше всех остальных. Ну и расположить память поближе к плис, все будет работать без проблем.
А на линиях данных с какой стороны резисторы-то ставить? они ж двунаправленные..
Решили реанимировать? Поддержим-с 
Резисторы на двунаправленых линиях ставить на обоих концах
Резисторы на двунаправленых линиях ставить на обоих концах
да, чет я сразу не додумался.. ) согласование-то на стороне источника, а то что на приемнике резистор никак не влияет..
Долго гугилил, развел все безобразие напрямую без согласования. Говорят работает.. )
Вот проектик с макеткой SDRAM и вторым цыклоном (Altium). Мож понадобится кому. Ну или мне на ошибки укажут.
на слое Top если что земля проводами цепляется ко всем виасам для сокращения пути обратных токов
Долго гугилил, развел все безобразие напрямую без согласования. Говорят работает.. )
Вот проектик с макеткой SDRAM и вторым цыклоном (Altium). Мож понадобится кому. Ну или мне на ошибки укажут.
на слое Top если что земля проводами цепляется ко всем виасам для сокращения пути обратных токов
Ну, собственно заработало.
В файле проекта нашлось пара ошибок - JTAG неправильно на разъем разведен и питалово PLL цифровое не подключено. Решается парой перемык.
Сделал по инструкции PLL со сдвигом фазы -3 нс, и память заработала. Больше 70 МГц не стал поднимать, ибо не нужно.
Собственно вопрос - является ли исполнение NIOS-ом программ критерием полной работоспособности подсистемы памяти?
короче - копать память дальше, либо забить и заняться ее дальнейшим использованием?.. (т.е. грубо оно либо работает либо нет?.. )
В файле проекта нашлось пара ошибок - JTAG неправильно на разъем разведен и питалово PLL цифровое не подключено. Решается парой перемык.
Сделал по инструкции PLL со сдвигом фазы -3 нс, и память заработала. Больше 70 МГц не стал поднимать, ибо не нужно.
Собственно вопрос - является ли исполнение NIOS-ом программ критерием полной работоспособности подсистемы памяти?
короче - копать память дальше, либо забить и заняться ее дальнейшим использованием?.. (т.е. грубо оно либо работает либо нет?.. )
Цитата(Reanimator++ @ Sep 16 2010, 03:00)
Собственно вопрос - является ли исполнение NIOS-ом программ критерием полной работоспособности подсистемы памяти?
короче - копать память дальше, либо забить и заняться ее дальнейшим использованием?.. (т.е. грубо оно либо работает либо нет?.. )
короче - копать память дальше, либо забить и заняться ее дальнейшим использованием?.. (т.е. грубо оно либо работает либо нет?.. )
так что, ответ - да, прикиньте только запас по скорости (из отчета таймквеста)
vadimuzz, спасибо!
Осталась только одна неясность. Чип памяти - K4S281632I-UC75. В даташите написано что он 128 Мбит. Организацию использовал 16-разрядную 8Mx16, Row Address A0-A11, Column Address A0-A8 (по даташиту). А когда забивал все это в SOPC, то вышло Memory Size 8Mbytes = 4M x 16 = 64 Mbit.
...
Все ясно, A0-A8 это 9 столбцов, а не 8
Осталась только одна неясность. Чип памяти - K4S281632I-UC75. В даташите написано что он 128 Мбит. Организацию использовал 16-разрядную 8Mx16, Row Address A0-A11, Column Address A0-A8 (по даташиту). А когда забивал все это в SOPC, то вышло Memory Size 8Mbytes = 4M x 16 = 64 Mbit.
...
Все ясно, A0-A8 это 9 столбцов, а не 8
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.