Новые статьи по технологии тестирования JTAG читайте в журнале "Производство Электроники"
начиная с 5-го номера и здесь: http://www.start-test.com/University/StartestInRussia.aspx

Нет отзывов. Интересно, либо всем все понятно, либо никто ничего не понял, но стесняются спрашивать.

А что тут говорить, вещь нужная. Давайте ещё

Будем выкладывать статьи на сайте по мере публикации в журнале. А что вы думаете насчет практического применения?

Не созрел пока , заначу полезную информацию.

+1. Жду продолжения

Продолжение будет. Вопрос, что вы собираетесь с этим делать?

Кристаллы я естественно проектировать не буду. А использовать для общего развития и создания быстротестируемых систем и тестеров (впереди маячит применение BGA со всеми вытекающими).

Для вправления мозгов тех "разработчиков", которые не используют возможностей Boundary Scan заложенных в чипы.

Все это правильно. Но кто-то должен убедить начальство купить инструменты (совсем не дешевые), научить людей, разрабатывать тестовые приложения. Помощь не нужна?

Некоторым разработчикам чипов тоже не мешало бы "вправить" мозги!
Помню каким "приятным" открытием для меня стало отсутствие boundary-scan цепочки в iMX21 от Freescale при наличии TAP порта.

Такие сюрпризы вы можете найти и во многих АРМах и даже в старых Альтеровских ПЛИСах.

Да знаю я, просто iMX21 уж слишком в память запал. Использовал весь словарный запас нецензурных слов, когда искал проблему на прототипе 8-слойки с уже установленными BGA корпусами. Был бы boundary-scan, нашел бы проблему за 5 минут.

Так давайте внедрять.

Давайте. Кому звонить будем - CTO Freescale, или сразу CEO?
Хотя нет, они уже исправились - в iMX27 и iMX31 полноценная цепь сканирования.

А в вашей фирме используют Boundary Scan? Какие инструменты?

Используем, причем с незапамятных времен.
Писалось все лет 6-7 назад, за основу взяли библиотеку проекта www.jtag.tk, добавили в нее процедуры работы с мульти-IC цепочкой на базе AN 105 от SiLabs и разбор ASCII-файлов Mentor PADS. В качестве контроллера приспособили собственную древнюю PCI-плату с Virtex-2. Все вместе работает из командной строки. Чаще всего используем JTAG для проверки соединений на плате (short, open) после установки корпусов на прототипах и при ремонте. Иногда используем для программирования флэш-памяти.

Молодцы. Но современные инструменты позволяют разрабатывать и запускать автоматические тестовые последовательности, включая тестирование сложных кластеров и элементов памяти DDR и DDR2, а также оптимизировать процесс прожига флэш-памяти. Есть даже возможность измерять частоту клоков и динамически изменять конфигурацию цепочки...

Для своего производстви и оборудования лучший выход - писать свои программы. В противном случае придется менять все оборудование под покупное ПО, которое работает только со своими адаптерами и в большинстве случаев имеют закрытый api для оборудования.

Это неправильный подход. Вы предлагаете каждой фирме создавать свою BS систему, что достаточно дорого и, неизвестно, сколько времени займет, в то время, когда уже существуют отличные универсальные системы с отработанным железом и софтом и прекрасной поддержкой. Остается только написать аппликацию для конкретного проекта. Изобретаем велосипед?

В наших условиях это может стоить дешевле покупки европейского софта+уникального железа под этот софт + оплата техподдержки.

кстати - и мы наших производителей плат прямо таки уговаривали "а не поставить ли вам BS?" , говорят, что нет, не нужно...
тем более что TAP контроллер используется для отладки проца...

интересно узнать, что не мы одни такие, а и фрискейл iMX21

но учитывая традиции нашей фирмы - 100% писали бы свой софт для тестирования, в длительной перспективе это всегда лучшее решение

Для примера. OnTAP фирмы FLYNN, включая 4 USB-TAP кабеля, стоит $5-6K. Сделаете дешевле?

USB-Blaster от Terasic - 60$/шт + tcl/tk консоль c jtag-api от fs2(идет бесплатно с софтом для altera) = 240$
То, что я реально использовал для диагностики/трассировки системы(начинки микросхемы) - программатор actel(300$ в составе кита для apa300) + tcl/tk консоль от fs2(тоже бесплатная).

Все остальное - дело наживное

А сколько человеко-часов было потрачено?...
Ну для этих целей может таких систем и достаточно, но я то вам толкую об автоматическом тестировании сложных плат и систем, включающих ни один-два, а десятки компонентов в цепочках и множество разнообразных кластеров вокруг них. Уровень покрытия таких тестов достигает 80-85% от общего числа соединений схемы.

Я бы не стал в этом деле равняться на Freescale, тем более что они похоже просто "накосячили" с iMX21, так как все остальные процы семейства iMX, как более старые, так и более новые, идут с нормальной BS цепью. А полноценная цепь реально время экономит на этапе запуска прототипа, особенно когда плата от 6 слоев с кучей BGA корпусов.

Неужто будете создавать свою систему с автоматической генерацией из всех возможных САПР, с автоматической диагностикой (чтобы выводы и цепи замкнутые показывала), внутрисистемным программированием флэшек и т.д.? Не думаю. Своё можно долго и кропотливо делать для чего-то конкретного, были такие примеры - несколько лет работы, а потом что-нибудь меняется - и всё забросили... Тем более, что под стандартные инструменты для Bscan можно и самому, если уж очень хочется пописать, руководства есть.
[.....]- открылся русский сайт.
Удачи!

Вы бы цитаты исходные вставляли, а то непонятно с кем вы пытаетесь общаться.

Если со мной, то нам генерация "из всех возможных САПР" не нужна, у нас в компании используется исключительно Mentor PADS. Внутрисистемное программирование флэш-памяти у нас тоже самостоятельно реализовано, сложностей там немного. Если вводим новый тип флэш-память, то добавить ее описание дело ну максимум минут 20-30. А всякие рюшечки, типа показывать прямо на схеме проблемные цепи легко реализуются в полу-автоматическом режиме. Ну какая мне разница - покажет мне ваша программка проблемную цепь на схеме в неизвестно каком интерфейсе, или я по результатам нашей консольной программы прямо в PADS наберу "s $$$11321" и увижу цепь сразу и на схеме и на PCB в удобном и понятном мне виде?

Все не надо, достаточно одного - внутренний стандарт рулит


Сайт рекламирует.

Moderator:
Больше не будет

Позвольте с вами не согласиться! Мы все прекрасно помним, как рулили внутренние стандарты в СССР и что из этого вышло - полная неконкурентноспособность советской продукции на мировом рынке, и, как следствие ее деградация. (Если, конечно, вы не антиглобалист..)
Я считаю, что если вы даже сами не хотите применять граничное сканирование для своей продукции, то нужно все равно соблюлать методы тестопригодного проектирования для плат. Это нужно для того, чтобы сделать ваш продукт пригодным к производству, где используются мировые стандарты при тестировании. Я глубоко уважаю людей которые могут создать свои методы тестирования, но так мы "далеко не уйдем"(С) и будем делать электронику у себя и для себя. Часто бывает ситуация в наши дни, когда принимается решение о серийном производстве той или иной платы, а потом оказыватся, что это не совсем возможно и легко - то для автомата SMD не подходит плата, то для тестирования... и в спешке начинают все переделывать.
Но если вы не хотите серийно производить, то конечно мой ответ вам не подходит.

Да, Алексей. Со скрипом проворачиваются мозги на постсоветском пространстве. Может быть поэтому и внедряются где-то в далеком зарубежье изобретения, сделанные на шестой части земли с названьем кратким - Русь. Я не имею ввиду JTAG. Посмотрите, хотя бы, фильм Михалкова "12". Модератору - это не реклама. Мы, мол, сами с усами, лишь бы не к буржуям на поклон. Так и до следующего "Курск"а не далеко. Простите за неполиткорректность.
Ну что ж, продолжим писать статьи. Добро пожаловать на сайт. А это уже реклама.

AlexeyJTAG, под внутренними стандартами я имел ввиду САПРы в пределах одной организации. Если один делает в PCAD, другой в AD, третий в Топоре (я жутко утрирую на примере плат) внутренний разброд и шатание налицо. Поэтому внутренний стандарт узаконивает использование какого-то одного САПР (или семейства). Естественно нет необходимости лепить систему диагностики с поддержкой всех возможных САПРов, надо использовать (или разрабатывать - кому как нравиться) только то что нужно.
Кстати, все что вами было перечислено (о монтаже и тестировании) может быть прописано во внутренних стандартах (что в принципе обязательно к исполнению).

ПС Насчёт сайтов - выкладывать ссылки на статьи по теме правила не запрещают, так что делитесь информацией полезной для разработчиков! Будет вам Реклама, а нам Информация.

Я имел ввиду не несколько САПР внутри предприятия (понимаю, что это бардак, хотя такие случаи встречаются). Я имел ввиду вот что: уверены ли Вы что в течение 2 следующих лет на предприятии будет использоваться PCAD? Вот смотрите: будет инженер Х лет разрабатывать ATPG и конвертеры из схематики, а потом ппредприятие решит перейти на Ментор.

И вообще, если вводить тестирование на предприятии, то нужно либо им заниматься всерьез, либо не заниматься вообще и сидеть с осциллографом. Потому как инженер в осциллогафом равен по затратам разработчику генераторов тестов для Boundary Scan. (приближенно)
И если уж тестировать - то 80-90% платы, а не связь между двумя Xilinx-ами.

Мелко берете - тестирование платы сущие пустяки по сравнению с тестированием шкафа содержащего километры соединений...
И тестируют ведь

А можно тестировать шкаф при помощи того же граничного сканирования. Вывести одну шину JTAG и посадить на нее все платы с коммутирующими девайсами. И можно будет обращаться к каждой плате в отдельности.

Тогда вопрос по существу - есть какая-либо количественная граница когда имеет смысл отложить осцил и тратиться на систему автоматического теста?

А это зависит не только от количества. Объясню, почему.
Например, если вы производите небольшое количество очень сложных плат (предположим 3 PLD, 2 процессора и еще куча всякой периферии) то граничное сканирование имеет смысл и в этом случае, так как очень уж долго ремонт происходить будет. К тому же такие изделия обычно очень дорогостоящие и автоматическое тестирование довольно легко включить в себестоимость без заметных изменений. Так что тут граница от 1 штуки в месяц.
Для простеньких плат на одном контроллере имеет смысл вводить сканирование при значительно больших объемах. На моем опыте для платы с одним TI DSP и маленькой Alter-ой граница наступила где-то со ста плат в месяц.
А вообще количественная граница.. Вы ее определяете сами. Так как она будет зависеть от уровня подготовки инженеров по ремонту. Если они с 3 классами образования - то лучше все автоматом делать, чтоб красненьким подсвечивало. Если корифеи сидят - то нет проблем. НО: не лучше ли этих корифеев занять более полезными делами, чем ремонт неработающих плат?
Кстати, прелесть сканирования и автоматических систем для него - это то что его могут использовать не только производство, но и разработчики - так как тесты очень гибки и универсальны.

Тогда вопрос поконкретнее - на какой уровень расходов мне надо быть готовым если я решу купить такую систему? Номенклатура производства 5-10 плат (на плате стоит CPLD или FPGA c МК плюс АЦП, ЖКИ и т.п.), кол-во от 3 до 10 в месяц.

Для рижан, если кому интересно, то:

А вы пойдете на этот семинар, если не секрет? Его будет мой коллега проводить из Финляндии.


А сколько бы дали? (шутка)
Сколько JTAG-портов вам нужно одновременно? Нужно ли программить флэш с этим же оборудованием? Нужно ли программить PLD/FPGA? C какой скоростью тестировать хотим?
От этого зависит уровень расходов, которые вы понесете.

Если выкрою время, то да. А что будет гвоздем программы?

AlexeyJTAG - 2 порта, программировать под вопросом (если бесплатно то Да), скорость в принципе не критична

Гвоздем программы - конечно же демонстрационная платка с джамперами для симуляции неисправностей и 4-значным дислеем с демонстрацией работы ProVision.
)


Ну тогда вам бюжетный вариант подойдет (без промышленных скоростных контроллеров), а расходы будут меньше, чем 10КE
Но это без флэши.
А почему все говорят "это мои расходы" а не "расходы предприятия"? Что - всех начальство заставляет оборудование покупать за свои деньги? Иногда на наших предприятиях откровеннейшую чушь покупают в больших количествах за десятки тыс. долларов

А с флешкой сколько КЕ? И где можно посмотреть на этот бюджетный вариант?

Для начала надо самому убедиться что нужна эта "игрушка" и окупит ли она себя в обозримом будущем. Потом затраты надо обосновать и убедить начальство в жизненной необходимости этой покупки...
В общем процесс сложный и муторый, к моменту получения поверишь что купил за свой счёт

Давайте e-mail, вышлю info.
А процесс не муторный. Я разрабатывал тесты, еще когда все модели и списки соединений в ручную редактировать нужно было. Нужно было создать кучу файлов с описанием опасных цепей, работы памяти, работы логики, со списком BS-компонентов. Потом это все в коммандной строке преобразовывалось в приложения для тестирования. И тогда у меня уходило пара недель всего.
А сейчас все автоматически распознается. Визуальный редактор цепей, компонентов - все в GUI.
Так что весело и быстро. Память (SRAM, DRAM,DDR итд), логика и разъемы (даже соединения между платами) - все учитывается в автомате. Но можно и в ручную.

В ближайшем номере "Производства Электроники" выйдет статья с обзорами систем ProVision Jtag Technologies и OnTAP Flynn. Сразу же после этого статья будет опубликована на нашем сайте.

Ждем уже давно

Вот и дождались.
http://www.start-test.com/University/Docs/Paper7_3-08.pdf

Прочитал статьи в 1ом сообщении. Применил на практике. Вроде работает.

Остался невыясненным один вопрос. Вот когда я выполняю команду EXTEST, то выходы переключаются от чипа на tap-контроллер. А когда они обратно переключаются? Как этим можно управлять?

Конкретно, в цепочке есть 2 мсх. Одной из них дёргаю ногами, используя EXTEST, а другую в это время надо просто в Z-состояние по выходам увести, и чтоб не гонять лишние биты - запихнуть в BYPASS, не посылая каждый раз и ей тоже EXTEST. Возможно ли это? Сейчас её (3032) приходится перешивать другой прошивкой.