Всем привет.
Производитель не принял файл трассировки AD, а попросил:


Вот почитал эту сходную тему:
http://electronix.ru/forum/index.php?showtopic=46086

Возникла масса вопросов:
- нужно где-то рисовать контур платы. Где, как и зачем? Я сделал в свое время Redefine Board Shape и успокоился...
- не вижу в альтиуме при конвертации в герберы ничего про RS-274X и Excellon 2 - это что такое?
- в чем мне их передавать - в дюймах или метрах, 2:3 или 2:4, какие вообще параметры задавать?
- файл сверловки отдельно делать или он с герберами сотворится?

Желательно отдельно. Нужен чтобы станок мог обработать (обрезать) плату по данному контуру
Там на отдельных вкладках есть соответствующие флаги

Отдельно. и он может быть не один
в чем хотите
в том и отдавайте. Но поинтересуйтесь к производителя. Чем выше точность , тем больше размер файла. Правда сейчас с этим нет проблем

Прочитал статейку, там да сям. Немного подразобрался.


И в каком слое рисовать и чем, линиями что ли?


Про Excellon2 нигде ничего не нашел. RS-274X вроде бы соответсвует.

Боюсь, не напахать бы мне из-за незнания...

Еще там в бланке заказа просять два файла - метализированные и неметализированные отверстия. Вторых у меня нет, а что касается первого - это тот, который с расширением .DRL?

Линиями и арками, контур платы пойдет посередине линии, обычно в Mechanical1 слое рисуют. Вообще все равно в каком механическом слое, но надо им укаказать в каком файле-гербере у тебя контур платы.

Нарисовал...

А теперь как понять, что я сделал именно то, что нужно? Производителю-то, наверное, все равно, ошибки там или нет...

расширение файла сверловки роли не играет, важен формат excellon - он текстовый, можно вручную проверить диаметры и координаты того что вывелось;

не всякий файл, экспортированный протелом с расширением .drl является правильным с этой точки зрения;

я делаю file->fabrication outputs->nc drill, там есть крыжик для генерации отдельных файлов plated и non-plated
при этом протел открывает файл camtastic и втихую создает текстовое файло имя_платы.txt, которое и есть нормальный файл сверловки;
при желании можно пойти дальше, нажать оттуда export->save drill

собираемость герберов удобно проверять, импортируя их в САМ350


+ все послойные гербера нормально выводятся в фоне, а показывается файл camtastic. Из него можно уже ничего не экспортить, а довольствоваться тем что есть
+ у протела есть баги при выводе герберов с true type шрифтами (позитивные и негативные "расслоения"), еще бывает теряется часть диаметров сверловки (падает в дефолтные 0.818мм), все лечится в каме

Едем дальше...

Производителю требуется: TopMask (слой верхней маски) и нижней соответсвенно. Это что у меня должны быть за слои: Top Paste или Top Solder?

Проверка вручную диаметров и координат сверловки - это слишком конечно... Заметил только, что куча отверстий имеет диаметр, которого я на плате вроде бы не задавал. И еще - диаметр сверловки большинства отверстий 0.2мм. А ведь это же вроде бы диаметр метализированного отверстия, т.е. диаметр сверловки должен быть выше?

Кроме того, для чего нужны Drill Drawing, Dril Guide, появившиеся при генерации герберов? Вроде бы производитель их не просит, это нормально?

Вообще-то создание файлов Gerber из Вашей PCB - отдельная работа (читай - отдельные деньги ). Тем более если производитель не использует в работе AD, с этим могут возникнуть трудности.
File->Fabrication Outputs->Gerber Files
Точность файлов Gerber определяется классом самой платы. Чтоб не ошибиться, укажите дюймы 2:5. Контур платы нарисуйте в одном из свободных механических слоев и отметьте его в списке слоев, из которых нужно сделать файлы Gerber. Drill Drawings - графические обозначения отверстий разных размеров, для производства вряд ли потребуется, ничего не отмечайте. Apertures тоже не трогайте, там все как нужно. В Advanced советую выбрать опцию Reference to absolute origin.
File->Fabrication Outputs->NC Drill Files
Точность задайте такую же, какую выбрали для файлов Gerber, и также выберите опцию Reference to absolute origin, чтоб не было проблем с совмещением сверловки и слоев при импорте в редактор CAM. Для сверловки создается три файла с расширениями drl, drr и txt. Нужный Вам файл с координатами и диаметрами отверстий как ни странно имеет расширение txt (глубокий смысл не понял до сих пор), остальные два с меня никогда не требовали.

З.Ы. Слои Solder - паяльная маска, Paste - трафарет для нанесения паяльной пасты. Соответственно, с Вас требуют Top Solder и Bottom Solder. С диаметрами отверстий до и после металлизации производитель обычно сам разбирается. Насколько я знаю, по умолчанию считается, что указан диаметр металлизированного отверстия.

Нет *.TXT

Если в Drill Drawing поставить параметр =.Legend будет сформирована таблица отверстий. Так что вручную не нужно.
Оба слоя для подготовки документации, иам указаны сведения по отверстиям. Производитель не требует, так как отверстия делает станок из файла сверловки


Вообще не обычно, но можно. В старых версиях по умолчанию этот слой использовался для Component Body. C тех пор и придерживаюсь этого

Я конечно наглею, но...
Не поглядите хоть на вскидку, того я там нагенерил-то? Прикладываю и печать и герберы с дрилом.
Вроде бы все так, но хотелось бы чтобы кто-то оценил на отсутсвие проблем, особенно вышеозначенных (диаметры отверстий, какие-то там расслойки...)

мама..
файлов должно быть ровно столько, сколько в проекте слоев
например, для двухслойной платы с маской и шелкографией с обоих сторон их должно быть восемь:
два сигнальных;
два маски;
два шелкографии;
контур платы;
сверловка (или две сверловки в случае plated и non-plated отдельно)


слои paste (.gtp, .gbp) не нужны совсем;
файлы .drr, .apr, .rep, .ldp, .extrep, .apr_lib тоже не надо, лишние вопросы только будут
файл po_pcb1.DRL неправильный, не нужен;
в файле po_pcb1.TXT сверловка правильная;
глюков не обнаружено, за исключением флешек в герберах и арок с нулевым радиусом (протелов глюк), ну да пусть технологи работают
а так зачет!

+ как же неудобно кривыми разводить в протеле... ужос.. к тому же он имеет склонность их размножать, т.е. была одна арка - их станет много одна под другой, флешка возникает, технологи ругаются.

+ то, что дорожки не выровнены по длинам - это нормально в вашем проекте?

дорожки шириной 0.1, переходные 0.2/0.45 - сделать конечно сделают, но в копеечку влетииит... тем более что на плате места много, зачем так жаться-то? импеданс опять же

К памяти выровнены +-3-5мм. Это удовлетворяет рекомендациям микрона... Да и советовался я известно где . Остальные частоты до 27МГц. Надеюсь, что и память мне не придется запускать на частотах выше, скажем 60МГц.

Почему я сделал так? Просто почитал на сайте производителя ПП и рекомендации альтеры, что FBGA ставится на класс точности 5, к которому относятся также и дорожки 0.1мм и дырки 0.2/0.45. А я так понял, что цена зависит именно от класса точности...

Увы, вынужден очередной раз признаться, что импедансы я не считал. Просто прочитал всякие документины от альтеры (там быть про разводку) и примеры... Надеюсь, что это не сыграет критической роли на моих частотах.

дорожки .15 и переходы .3/.55 тоже относятся к пятому классу. имхо. а стоят дешевле, грубо говоря, вчетверо.

Спасибо за подсказку!
Тогда закономерно возникает вопрос:
- дырки в правилах я откорректировап. С этим не возникло проблем, т.к. при корректировке правила все отверстия на плате автоматически изменились. А как быть с дорожками - ну задам правило для них, а можно их всем скопом как-то заставить измениться согласно правилу?

Выделять. Вручную треки и арки, либо функцией "find similar objects" с шириной .1.
Правило clearance тоже надобно поправить, дорожка/зазор = .15/.15 чтобы было.
Класс точности платы (дорожка/зазор + переходное/площадка) определяется футпринтами устанавливаемых компонентов: между площадками FBGA .5мм, соотв. делим на три (зазор-проводник-зазор), получаем .15 округленно, .1 в этом случае явно излишне. В другом случае класс точности платы определяется импедансом - когда в многослойной плате расстояние до опорного слоя мало, и требуется узкий проводник.

PCB/PCB List

Там можно отсортировать по ширинам, типам, слоям и т.п. и оптом отредактировать

Чтобы DRC дальше не ругалась--- это уже вручную смотреть где нарушение возникло.

Спасибо, все переделал. Правда, обратил внимание на наличие множества недоарков и недотраков. Но не стал запариваться и удалять их - муторный процесс...
Попросил производителя рассчитать цену на оба варианта (0.1 ширина, 0.2/0.45 дырки и 0.15 ширина, 0.3/0.55 дырки). Посмотрим...

По стоимости самой платы 1:2
По подготовке 1:1

Кто больше?

1. во внутренних слоях лучше делать зазоры побольше.
2. заливать полигоны с зазором в 4 мила - самоубийство.


в чем смысл рисования дугами?

границы платы обычно указываются в слое Keep Out, иначе приходится точно указывать границы полигонов при заливке.

на внутренних слоях особенно

ну для простых контуров это так. Здесь этот случай

Прошу разъяснения слова "простых". Я все контура рисую в Keep Out. И прямоугольные, и сложные...

Ну, мне так больше нравится и было проще выравнять длины шин для памяти... А что, не стоило заморачиваться?


Зазоры между проводниками? Вроде бы у меня не меньше эдак 0.2-0.3мм. Это мало?


ээээ, опять-таки, вроде бы у меня зазоры 0.4мм между полигонами...


Ну откуда мне такое должно быть известно? А почему так, чем хуже механикал2?

Я все еще могу переделать, особенно что касается зазоров между полигонами и т.п. В плейнах, насколько я понял, толщина линии определяет толщину зазора? Жду именно замечаний...

про зазоры - смотрите сами.
нижний слой и L2-GND

про дуги - мое имхо - пустая трата времени...

смотрите дальше.
На слое L2 я бросил полигон выступающий за края платы.
На одном рисунке контур задан в слое механикал2, а во втором - Keep Out.
Попробуйте найти отличия...

Ничем не хуже но

Слои PLANE должны иметь зазор до края платы, чтобы медь не выходила наружу

Тоже и полигона. Для слоя KeepOut это легко в правилах задается
Поэтому задублируйте его и в том слое

Ужасно спасибо! Теперь я понял насчет KeepOut.

Теперь: две картинки с дырками, насколько я понял - это речь идет как раз о зазорах? (я-то подумал о зазорах между соседними полигонами).
Но куда же мне увеличить зазоры от дырок до полигонов и плейнов??? Вроде места маловато будет, не?

Я, как и говорил, первый раз делаю такую плату "от и до", поэтому большая просьба подробнее говорить об ошибках. И желательно предупредить о последствиях и их неотвратимости.
Например, зазор в 0.1-0.2мм - это мало? Я, кстати, вроде бы переделывал на 0.2мм (8 мил), но не выложил (завтра).

Ах да. Как же Вы можете такое говорить о дугах??!! Все же очевидно: бедные электрончики не будут застревать в углах, их не будет так сильно заносить на поворотах, как следствие - меньше пробок и улетальных исходов... Ну и, если честно, то на скорость трассировки это повлияло меньше всего остального...

для того чтобы понять все свои ошибки, надо отдав плату в производство выслушать все слова от технолога производства, а потом самостоятельно ее смонтировать и запустить.
тогда вы точно будете знать все "тонкие" места.

Места у вас полно, сделайте зазоры от полигона к остальным объектам больше.

Где вы будете делать эту плату? Страна какая?

и насчет виа вы конечно загнули. на вашей плате вполне 25/12 мил пойдут. а можно и больше.

попробуйте представить, что многослойные платы набирают бутербродом, совмещают а потом сверлят.
Подумайте, какая нужна точность чтобы качественно просверлить вашу плату...

Чем шире дорожке, больше диаметры, тем менее "дорогое" нужно производство...

Делать предполагаю в "pcb professional" СПБ. Возможно, платы заказывают в Коррее, уточню. Идет еще только согласование, выход на

В варианте, где дырки 0.2/0.45 и проводники 0.1, безусловно место найдется, переделаю.
Но сегодня сделал второй вариант (попросил рассчитать цену на оба варианта) 0.3/0.55, 0.15, дабы снизить стоимость. Попробую увеличить зазоры, насколько получится. Завтра выложу.
Не хотелось бы получить полностью нерабочую плату, хочется чтобы заработала

Первый блин комом. Точно выкинется

Неее. У FPGA большой запас прочности и гибкости на этот счет. Даже не выровненные дорожки можно в некоторой мере скомпенсировать разводкой микросхемы.
Посмотреть на абсолютные значения зазоров я забыл .

Так, делаю доработки.
Как указать зазор от края до плейна от слоя KeepOut и еще скажите - толщина разрезов в плейне определяется толщиной линии?

Зазоры... это вы по герберам поглядели? У меня (вот сейчас гляжу) зазоры 0.25мм... Может в гербер неправильно переконвертировалось?

Как в правилах указано. Он автоматически перезаливается
Да

Простите, не понял, какое правило должно отвечать за это. Не понял зазор от плейна до какого объекта?

На счат зазора от плейна до дырок я лоханулся - он действительно был очень мал. Сейчас правлю, получается в районе 0.175мм.

Если речь идет о зазоре от края plane до края платы, то это не в правилах задается, а в Layer Stack Manager. В свойствах каждого plane есть параметр Pullback, чем он больше, тем шире линия, очерчивающая контур негативного слоя.

З.Ы. Контур plane совпадает с контуром Board Shape.

+1 да так

Что-то результат изменения этого параметра в Layer Stack Manager результата не приносит. Что-то надо обновить?
И еще для полигона на нижнем слое, чтобы задать зазоры не могу что-то правило придумать. Полигонов по-отдельности нет как объектов...

должен, если определен Board Shape.

Board Shape определен


У меня новая проблема
Нашел я класную штук - правила для полигонов в "менеджере полигонов". И что-то у меня случилась маленькая беда - раньше если большой полигон нарисовать поверх маленького, он его обтекает. А теперь - убивает напрочь. Что за настройка слетела, а?

задайте, например, такое правило clearance:
первый объект InPoly AND Onlayer("Bottom Layer")
второй объект All

в правилах обращайте внимание на приоритеты, в общем виде для clearance большее значение зазора должно иметь больший приоритет

еще есть замечательные методы - Pad Class, Net Class, Polygon Class ("D"-"C"), а также Polygon Manager ("T"-"G"-"M")
весьма удобно задавать правила, оперируя классами объектов


сгенерируйте заново порядок заливки в полигон менеджере

Господа, что делать-то??? Подскажите! Полигон на полигоне, б-ь, перестал размещаться.

Короче, это глюк был.

Вот переделал все: ширина дорожек 0.15мм, дырки 0.3/0.55, зазоры на Plane и Polygon сумел сделать 0.175мм. Правда на внутренних слоях зазор между проводниками в шине получился 0.15мм из-за увеличения ширины проводников...

Прошу поглядеть. Теперь лучше?

зазоры на топе .1 в термопереходах у контактных площадок, я понимаю что непротрав тут некритичен, но технологи обязательно придерутся, сделайте .15 в правилах InPoly - IsSMTPin (вроде так);
О_о правил clearance всего два, у меня обычно с десяток для всех слоев, типов КП, отдельно для Via и пр.;
под BGA неподключенные переходы!! и неименованные цепи откуда-то;
DRC я вижу не делали ни разу..
параметр зазор/проводник на внутренних слоях должен быть грубее, чем на внешних, это общее правило, в вашем случае для внутренних слоев скорее всего достаточно .2/.2, или даже .25/.25, но здесь наверно не получится.
можно посмотреть возможности производителей ПП на их сайтах, примерный перечень есть тут http://electronix.ru/forum/index.php?showforum=19;
однако там не следует принимать все минимально допустимые значения за истину, т.к. прайс становится космический

к тому же, BGA escape routing делается с тем, чтобы минизировать количество переходных отверстий, чтобы проводники "изнутри" встречали как можно меньше чужих переходов на своем пути;
два внешних ряда КП BGA можно и нужно развести _без_ переходов, по крайней мере в непосредственной близости от микросхемы;
про это можно почитать с картинками.

можно наверно сократить пару сигнальных слоев за счет оптимизации разводки BGA и fan-out'а
но это надо сначала посчитать для корпуса 484, 1мм

Исправлю.



Это Вы о чем? Не пугайте меня.
Задуманные мной неименованные цепи - это неиспользованные выводы банков. Я их оставил с тем, чтобы в случае чего проводами подпаяться.


Я даже не вкурсе зачем он нужен пока. Увы. Вроде бы не требуется для производства...


Это может получиться если только я переразведу шины на внутренних слоях. Не хотелось бы, т.к. сроки все-таки не бесконечные. Но вполне возможно.



Опять же переходы были сделаны с той целью, чтобы выводы оставались доступны для подпайки всяких там проводов и прочее. Но вполне могу, опять же, переделать (боюсь с такими переделками придется переразводить вообще всю плату по-новой).

Плохо тренироваться первый паз на многослойке, начали б с двуслойки для репетиции.
В утиль плата уйдет.
Она и так первая обычно для тренировки, но здесь и тренировки может не получиться.

Без проверки DRC отправлять плату в производство-- это сумашедствие

Без проверки DRC - это что такое, если по-русски?

Tool/Design Rule Checker
в дереве Rule to check Для столбца Batch установите все флаги.
Какие для вас потом лишние будут-- те снимете.
Учтете оно проверяет только на те правила, которые вы сами написали, или стоят по умолчанию и для которых не снят флаг (не проверять)

Ну тут все более менее прошло...

Кстати, рассчитали мне цену (правда придется звонить, т.к. я не понял откуда там чего взялось) - она почти одинакова для дорог 0.1 и 0.15мм. Хм...
Цена - 14000/шт. Причем как я понял - без монтажа.

это значит что делать будут китае-тайване, а тем все равно какой зазор. 0.1 или 0.15.

Действительно делать будут в тайване. Цена за 3 шт. ~40000 р. без монтажа. Заоблачно конечно . При таких ценах меня за ошибку повесят...
Задоры, диаметры дырок и прочее - на цену влияет очень слабо...
DRC сделал - не нашел ничего ужасного, предупреждения быть, но они довольно безвредны...

для первого проекта, тем паче не такого загруженного наверное можно было продготовить и для более дешевого варианта.
То что плата будет только тренировочная ,нужно сразу готовить руководство.
Смотришь и мыло не понадобится

Я готовлю, готовлю .
Вижу теперь, что можно сократить расходы - уменьшить число слоев до 6-и, упростить схему, сделать односторонний монтаж... Последствия всего этого - бесконечные теоретические изыскания и доработка печати. Стремление к совершенству - процесс вечный. А сроки - изготовление опытного образца (не подготовленного еще к серии) в этом году! Сроки стали поджимать...

То, что плата с первого раза не примет облик серийного образца, я знал с самого начала, не первый раз делаю проект. Не только даже из-за ПП, возможны ведь и другие недоработки. Но все же я хотел бы рассчитывать на то, что плата не будет полностью неработоспособной. Пусть будет работать не все, на низких частотах, но Будет. Для этого у меня заложена некоторая избыточность...