Добрый день.
Проблема выглядит следующим образом.
В IOD создан символ ПЛИС.
некоторым необходимым ножкам Vref присвоена цепь с именем "0V9_REF".
Экпортирован в DxD. Экспорт успешен. В DxD видно, что у нужного символа плис к выводам подведены линии с именем "0V9_REF".
Хорошо, делаю источник питания, к выходу его подвожу линию "0V9_REF".(Источник питания находится на другом листе схемы). Упаковываю и делаю прямую аннотацию.
В Экспедишене получаю 2 цепи - "0V9_REF" и "0V9_REF_50" причем цепь "0V9_REF" - это выход источника питания, а "0V9_REF_50" - все ножки на микросхеме, которые необходимо запитать сигналом "0V9_REF".
Вопрос, что происходит? Откуда появляется цепь "0V9_REF_50"?

У Вас для присоединения этой цепи используется межстраничный коннектор или внутристраничный?

На том листе, где я делаю источник питания - используется межстраничный коннектор.
На блоке символа, который был создан IOD коннекторов к этой цепи нет. никаких.

Я с IOD не работала. Но обычно что-то похожее происходит, когда к цепи не подключен межстраничный коннектор (цепь не является при этом глобальной). В результате на таких листах к имени цепи добавляется индекс _1 и т.д., смотря на сколько цепей разорвалась одна цепь.

В том то и дело, что символ, который создает IOD нельзя редактировать. Вернее можно, но на листе этого символа написано, что в ручную редактировать нельзя. Потому что если я захочу еще раз его IODом изменить, все предидущие изменения исчезнут.

может для начала сигнал 0V9_REF сделать POWER_PINS, т.е. прописать в speccomp.ini

Он был внесен туда с самого начала. Т.к. является референсным сигналом.

Ну нарисуйте эту цепь рядом с символом и подсоедините к межстраничному коннектору.

Эта цепь подсоединена на разных листах. Источник опорного напряжения на одном. ПЛИС на листе символа от IOD, микросхема памяти, еще на одном листе схемы. С микросхемы памяти до источника опорного - связь есть. А к символу IOD связи нет.

выложи проект чтоб не гадать

архив проекта занимает 100Мб. Что из него можно убрать, чтобы он стал таким маленьким, чтобы его можно было скачать без труда?

кроме убирания "ненужного" оптимальным будет использование "правильного" архиватора, например 7z сжимант менторовские проекты в 2-4 раза сильнее, чем RAR.

Пример ЦБ прислана пользователем:
rar - 12.6 Мб
раскрытая - 102 Мб
7z - 4.4 Мб

http://megratec.ru/forum/1/?theme=2815

http://prsrv.ru/down/8gb_router.7z
архив проекта. 5.9M размером.

Попутный вопрос, как узнать версию софта, которой можно открыть проект, ибо EE2007.3 up11 при открытии вышепреведенного проекта останавливается с сообщением:<< проект имеет более новую версию чем используемый софт >>.

Другими словами: где записана(в каком файле) есть сигнатура версии софта в котором он был создан?
(или как это можно определить)
p.s.
кстати какой версии проект ?

а да. сорри. Забыл сказать - 2007.5 но на 2007.3 было тоже самое.

Н-да, без обид, - в проекте "полный бардак".
Что сразу бросается в глаза:
1. Зачем глобальные символы земли\питания представлены как компоненты. Посмотрите как они сделаны в SampleLib2007.
2. Вы вывели указанный сигнал на пины символа, соответственно сигнал получился внутренним в подсхеме. Наверх он не идет, т.к. его нет на символе блока. и в глобальные в PDB он тоже не попал т.к. присутствует на "pcb" символе.
Получается что он воспринимается отдельной внутренней цепью подсхемы, генерированной IOD.
3. Для иллюстрации проблемы можете сделать простенький пример:
- создайте подсхему - пара компонентов и несколько цепей, в том числе 0V9_REF, не забудьте несколько иерархических коннекторов
- генерируйте символ для нее
- создайте схему верхнего уровня и разместите в нее это символ + еще пару компонентов + цепи, в том числе 0V9_REF
- после упаковки получите разбивку на 0V9_REF и 0V9_REF_1
- теперь в подсхему добавьте символ питания к 0V9_REF и упакуйте - цепь 0V9_REF станет одна.
4. Получается что у вас три варианта:
а) добавить на подсхему, геренированную IOD, символ питания 0V9_REF (при перегенерации подсхемы придется каждый раз это делать)
б) вынести 0V9_REF на символ блока и подключить этот пин на верхней схеме к цепи 0V9_REF
с) убрать 0V9_REF с символов pcb, тогда она окажется в PDB в разделе Supply_NC, т.е. станет глобальной
5. Почему использовали генерирование в hkp, а не в Local_PDB_file - это же менее удобно ибо нужно делать много доп. шагов.

fill
Да какие уж тут обиды)
В менторе работать только учусь. Поэтому и бардак в проекте.
5 пункт. Когда разбирался с IOD методом тыка - получилось сделать через hkp. Так и делаю дальше. Попробую через PDB.
1 пункт. Понял, переделаю.
Спасибо большое, что помогли разобратся.
К тому же мы с вами из одного города)

пытаюсь сделать варианты b и с. Или я может не так понял, но не получается.
В IOD.
Вариант B делаю ноги 0V9_REF0 - 0V9_REF6 (hdl IO). подключаю их в схеме на глобальном символе к 0V9_REF. ругается. упаковать схему не получается.
Вариант С точно так же. делаю сигнал 0V9_REF (PCB Vref). Выкидываю при генерации символа эти ноги из PCB символа.
Тоже упаковка не проходит. дает эту ошибки
ERROR: Symbol pin name: (null) not found in PDB
on Symbol: XC5VLX50_21_pcb of Part: XC5VLX50
for Symbol Reference: $1I6 on
Sheet: XC5VLX50(1) at Path: 8GB_ROUTER!$1I2507
и предупреждения
Warning on block 8GB_ROUTER, pin 0V9_REF on block $1I2507: Pin on parent block is not connected but it's corresponding child port is connected to a net.

В IOD включаю функцию - экспортировать Write to Local PDB file.
При упаковке схемы - говорит:
ERROR: There is no Part Number: XC5VLX50 in the Parts
DataBase for symbols with Part Name: (null) and Part Label: (null).
[Please add the Part Number to the PDB either directly
or by having the project file point to a PDB that contains it.]
Что надо сделать, чтобы упаковать через Local PDB ?

Данные зарыты где-то внутри database

Посмотрите, есть ли в дереве дизайна каталог database\cdbback и есть ли в нем zip-архивы. Если найдете архив, и он окажется достаточно старым, то можно попытаться распаковать его в каталог database (предварительно сохранив содержимое последнего). Если повезет, откатитесь на старую версию iCDB, которую можно преобразовать в EE2007.3 upd 11.

Нажмите для просмотра прикрепленного файла

Сегодня победил аналогичную проблему.
В проекте есть реюзаблы, в которых есть питалово +2.5V и в схеме верхнего уровня есть аналогичное питалово +2.5V. После FA упаковщик обозвал эти цепи как +2.5V_90. Оказалось, что внутри иерархии это питалово было обозначено как надо - через символ типа POWER (точнее говоря, типа PIN c включенным свойством (pcb-property) Global Signal Name), а в схеме вернего уровня - не через символ типа POWER, а через иерархический. После замены иерархической стрелки на стрелку питания цепи питания перестали разрываться.