Долго читал тему пор изготовление плат, кучу иностранных источников, но ответа на ряд вопрос так и не получил.
Взял свою видеокарту и немножко прифигел, насколько я понял - это 2 слоя, разводкой занимаюсь редко, поэтому остальные параметры оценить "на глаз" не могу. Кто может привести несколько примеров hi-end компьютерного железа, то есть примерно какой класс точности, переходные отверстия, сколько слоев и т.п.

Идешь на любой сайт производителя процессоров, например Analog Device и смотришь Development Kits, они дают и схемы и печатки по слоям.
Видеокарта не 2 слоя, а минимум штук 8. На глаз оценить просто, если самая тонкая трасса на плате 0.15мм это 4й класс, 0.1мм это 5й класс.

Там совсем не два...
К примеру, можно глянуть на эту оценочную плату от Xilinx. Она мало в чем уступает современной материнской плате.
Ее схему и трассировку (22 слоя) можно взять тут.

Ну почему сразу "...не 2 слоя, а минимум штук 8". От 4-х и выше. Материнки для десктопов почти наверняка все 4-слойные, с серверными сложнее. Видеокарты сделать многослойными легче, там габарит поменьше. Но для карт на чипах от AMD/ATI это не особо нужно, они не используют широкие шины памяти, а 128-256 бит памяти достаточно просто трассируются на 4-х слоях. Так что думаю бюджетные карты(до $100-150) все-таки на 4-х слоях сделаны.

Если я все правильно понял - это все таки два слоя, а вот класс как оценить? Нашел похожую в инете http://www.riddik.net/stat1/ASUS_EN8600GT/6b.JPG (http://www.riddik.net/publ/2-1-0-11)
С ATI вообще какой-то бред Radeon 4830 (относительно топовая видюшка) - 2 слоя или все-таки 4? http://news.mydrivers.com/1/119/119450.htm (http://news.mydrivers.com/1/119/119450.htm)

Значит при желании все-таки можно удешевить производство плат?

Видеокарты на двухслойных платах кончились во времена S3Trio64. Сейчас 4-10 слоев.

А как Вы определили, что вот эта плата два слоя?

Посмотрел в микроскоп У меня Asus 6600GT silencer такая же только без TV вывода. Онаружил только 2 слоя. Фотки к сожалению пока выложить не могу. Поэтому и стало интересно, первый раз такое вижу.

А Вы на просвет посмотрите, ага

Ну тогда купите за 50 рублей битую видюху, сдуйте феном чип, промойте и посмотрите сколько дорожек отходит по верхней стороне платы от ножек микросхемы.
Затем посмотрите сколько дорожек отходит на нижней стороне платы. Затем скачайте даташит на микруху и посмотрите сколько там вообще ножек.
После чего задайте себе вопрос, у микрухи 800 ножек, дорожки отходят от 150, а остальные 650 где...
Если Вы вот такую плату разведете в двух слоях, по пятому классу, и она у Вас заработает, можете смело слать дизайн ген директору Asus,
он Вам сразу оклад годовой семизначный даст.

Ну, например тут
http://www.terratel.eu/pcb_design.html

А конкретнее: какие вопросы у Вас остались без ответа?
Потому как класс точности, размеры и типы переходных, слойность - все от конкретной задачи зависит.

Пока ковыряю простую PCI плату с циклоном на борту, здесь более или менее все понятно. Но работаю (на голом энтузиазме) над более крутым девайсом, медицинским (злокачественные опухоли изучать). Требования жесткие: PCIe x16, несколько Stratix IV в BGA исполнении, DDR 3.

Интересует сразу несколько вопросов. Какой САПР поможет это все хозяйство правильно развести в десятке слоев, проверить наводки, влияние слоев и компонентов друг на друга (желательно от Mentor, но те которые реально скачать, не какая нибудь экзотика). Какой класс точности, переходные отверстия и т.п. должны быть?

Подходит ли для такой задачи иммерсионное серебро, можно ли площадки под BGA покрыть серебром, а PCIe золочением (или что там используется для выводов PCIe)? И самое главное, как убедиться, что на плате реально будут работать линии с частотой 2ГГц (где-то читал про какие-то экраны, только не совсем разобрался).

PS из контекста думаю понятно, что приходится заниматься проектом, который на порядки превышает возможности. То есть к моменту сдачи платы в производство все должно быть проэмулированно и работать на 100%.

Если требования проекта превышают возможности, то нужно либо подтягивать возможности, либо отдавать проект тому, кто реально может такое сделать. Иначе будет потерянное время-деньги.
Сделать можно в чем угодно, вопрос только в знании теории и владении инструментом. Чем владеете лучше - в том и делайте. Либо прибавьте к сроку реализации 2-3 месяца на освоение нового пакета(это в лучшем случае).

Времени достаточно (в разумных пределах), можно хоть год делать, можно даже больше. В шею никто не гонит.



Владею EAGLE'ом (теоретической литературы тоже достаточно, в том числе иностранной), но это ИМХО не совсем подходящий инструмент для такого проекта. Пробовать все САПРы подряд как-то не внушает оптимизма. Поэтому и интересуюсь, какие конкретно САПРы специально заточемы под решение всех этих задач. Желательно от Mentor, хотя можно и не от него.



Отдал бы, но не могу.

Вообще-то под теорией имелась в виду не литература, а некий базовый набор знаний, желательно радиотехнических. Иначе эта литература останется макулатурой.
Опять напишу - задача решается в любом САПРе. В игле тоже можно, вопрос времени и трудоемкости.
А почему именно Ментор? Есть опыт? Или предстоит покупка? От ментора любой из 2-х САПРов будет достаточен для этой задачи - хоть PADS, хоть Expedition. Дальше ваш выбор.

Согласен с Uree, что это можно сделать практически в любом САПРе.
Если вопрос о лицензионности использования ПО не стоит,
то можно выбирать из самых крутых типа ExpeditionPCB от Mentor Graphics
или OrCAD от Cadence или Altium Designer от Altium. По этим САПРам проще найти литературу, примеры и на форуме спросить совета.

При разводке многослойных ПП с высокоскоростными цифровымим сигналами не нужно надеятся на автоматический разводчик - он такого нагородит что мало не покажется. Лучше использовать САПР с интерактивной разводкой (полуавтоматический режим). Такой режим есть не во всех САПРах например, в Mentor PADS он формально имеется, но его использование сопряжено с большим геммороем.

При интерактивной или ручной разводке топологию разрабатывает пользователь, поэтому при проектировании высокоскоростных ПП нужен опыт разводки, хорошее знание возможностей используемого САПРа, использование различного моделирующего софта.
У вас судя по всему такого опыта нету. Так что 1 человеко/год для платы с несколькими Стратиксами_4, DDR3 и 2ГГц сигналами это сильно оптимистичный вариант. При этом еcли с первого раза оно не заработает потребуются дополнительные килобаксы на новую плату и стратиксы

Таким образом, всё зависит от цели. Если цель любой ценой сделать эту плату самостоятельно - то можно уже начинать, а если число золотых пятаков ограничено - то лучше обратится к профессионалам.

Есть небольшая вероятность получить доступ к лицензионному рабочему месту. Но перед этим нужно точно знать что и как нужно делать.



Большое спасибо, буду ковырять.



Их нет вообще, есть ресурсы другого плана.



Стратиксов у меня нет и в ближайшее время не будет. Зато плату может быть можно будет бесплатно заказать.

Спасибо за помощь.

Посмотрел файл трассировки ml510. По GND и PWR слоям все понятно, но вот изучение трассировки сигнальных слоев вводит в ступор. Во первых не понятно зачем некоторые дорожки делают в виде зигзагов, я могу предположить что таким образом уравнивают длину дорожек но на рисунке это не видно, видать преследуют какую то другую цель, вопрос какую? Также не понятно зачем там где можно укоротить сигнальные линии их наоборот пускают по такой огромной петле, это что типа антенна такая? , ладно, можно предположить что там где короткий путь, мешают переходные отверстия, но мне кажется что причина другая. Может знающие люди объеснят что к чему? Или постулат "При разводке сигнальных линий, используйте как можно меньшую длину трассы" уже не работает?

Зигзагами именно выравнивают дорожки чтобы время прохождения сигнала по разным проводникам одной шины данных было одинакого. Нельзя сделать длину проводника в шине короче самого длинного проводника. Да и требования к клоковому сигналу бывают првязаны определённым образом времени прохождения сигналов по шине данных и адреса. Требования к сигналам в даташите на процессор или память или ТЗ разработчика цифровой схемы.

Понятно, я просто думал что эти проводники не являются элементом общей шины а совершенно разные трассы.

А как по Вашему должна выглядеть шина на плате? Как набор линий идущих рядышком на всем своем протяжении?

Да, причем каждый в виде коаксиала. Экраны сбоку - с использованием via. Каждый канал тщательно обсчитывается на комплексный импеданс, разбивается на несколько (много) линий передач для моделирования в Spice. В особых случаях - моделирование канала, например, в MWO c последующим преобразованием опять-таки в модель для Spice. Как-то так в идеале.
Естественно, всё это проделывается, только когда нужна соответствующая точность. В случаях сопряжения с тактируемыми ИС (типа память) плюс-минус лапоть вполне устроит.

Шины разные бывают....
В старых супер-компьютерах, на ЭСЛ-логике, соединения реальными коаксиальными проводками делали даже.

Если это не создает помехи и является кратчайшем путем то да, а как иначе?

Ок, только с чего Вы взяли, что кратчайший путь является идеальным вариантом? А если у Вас группа синхронных сигналов, достаточно коротких, и кратчайшая трассировка дает большой разброс времени передачи? Вот тогда и надо выравнивать, затягивая короткие трассы.

предполагается что шины имеют одинаковую длину

Ну с чего вдруг? Шина состоит из некоторого количества проводников. Вот как Вы их проложите, такую длину эти проводники шины и будут иметь. И вот если проведенные по кратчайшему пути они будут иметь существенную разницу в длинах, то именно Вам, как конструктору, нужно будет обеспечить их одинаковость.