Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: LPC210x - Настоящий ли там PLL?
Форум разработчиков электроники ELECTRONIX.ru > Микроконтроллеры (MCs) > ARM
Rst7
Возник вопрос в связи с тем, что надо сделать устройство с ногодрыгом, синхронным с внешней тактовой. В LPC210x для тактирования ядра есть PLL. Однако, в даташите (и мануале) совсем не видать параметров сего модуля. Интересует, настоящий ли там PLL или какой FLL - т.е. удерживается ли тактовая частота проца с точностью до фазы?

Может быть кто из форумчан проверял этот момент? Или, может быть, имеет возможность уделить пол-часа времени для проверки? Или вообще, знает NXP'шный документ, освещающий этот вопрос?
rezident
А здесь AN10331 - Philips LPC2xxx family phase lock loop ничего полезного нет?
Насколько я понимаю, при наличии аналогового CCO (Current Controlled Oscillator) устройство PLL близко к классическому ФАПЧ: с фазовым детектором и набором счетчиков-делителей с программируемым коэффициентом деления.
Rst7
Цитата
А здесь ничего полезного нет?


Именно по моему вопросу - нет.
dimka76
Цитата(Rst7 @ Jul 16 2009, 12:32) *
Именно по моему вопросу - нет.



а здесь ?
Rst7
Цитата
а здесь ?


Ну о том, что в SAM7 именно PLL, можно догадаться по виду наружного фильтра smile.gif

К сожалению, SAM7 не подходит, надо уметь за 2 такта дрыгнуть ножкой.

Цитата
Насколько я понимаю, при наличии аналогового CCO (Current Controlled Oscillator) устройство PLL близко к классическому ФАПЧ


Я, конечно, на это надеюсь. И это нетрудно проверить в живую. Но так исторически сложилось, что под рукой нет ни одного девайса на LPC sad.gif
smac
Цитата(Rst7 @ Jul 16 2009, 12:49) *
Я, конечно, на это надеюсь. И это нетрудно проверить в живую. Но так исторически сложилось, что под рукой нет ни одного девайса на LPC sad.gif


Могу попробовать помочь, у меня есть отладочная плата SK-LPC-S3E на LPC2378, правда я с АРМами только начал разбираться, если Вы методику обрисуете и код пришлете (если исходник то желательно чтобы WinARMом откомпилировался или IAR тем который бесплатный до 32 кБайт кода). По времени - вечером после 18.00 могу приступить.
Rst7
Цитата
Могу попробовать помочь


О, спасибо. Какая у Вас версия IAR'а? Я тогда под нее проект состряпаю. И если можно, бросьте в личку какой-либо свой контакт типа аси (мой можете посмотреть у меня в профиле).
klen
а нафег выкинуть фапч и поключить выход кварцевого генератора к процессору?
получите тактовую 8...12 мгц и фазу колебаний кварца. тока я сомневаюсь что ноги за 2 такта дрыгатся будут. как я мерял на lpc2103 4 такта на переключение пина при записи через быструю шину и FastIO
etoja
У меня есть своя плата на процессоре LPC2138, тактируемом от внешнего генератора Epson с частотой 20.48МГц.
В прерывании от таймера программно включается и выключается светодиод.
Двухлучевой осциллограф Tektronix показывает, что переключения светодиода происходят строго синхронно с входной тактовой частотой, и
картинка на экране "стоит" (развёртку синхронизировал как по сигналу включения светодиода, так и по сигналу выключения светодиода).
klen
значит обычная фапч внутри с фазовым детектором, а не петля с частотным дискриминатором.
zltigo
Цитата(Rst7 @ Jul 16 2009, 12:12) *
Я тогда под нее проект состряпаю....

Ну железа всякого и у меня много. Измерители того-же джитера имеются (правда под телекомуникации - 2048-8448-25776-34368 килобит)... Если на LPC21xx Могу, например, на олимексовcкой P2148 (без FAST GPIO) кварц -любой, попробовать.
Компилятор - любой IAR.
Rst7
Цитата(klen @ Jul 16 2009, 12:45) *
а нафег выкинуть фапч и поключить выход кварцевого генератора к процессору?
получите тактовую 8...12 мгц и фазу колебаний кварца.


Мне не годится. Мне надо умножить входную тактовую на 2.

Цитата
тока я сомневаюсь что ноги за 2 такта дрыгатся будут. как я мерял на lpc2103 4 такта на переключение пина при записи через быструю шину и FastIO


Что-то не то меряли. Через FastGPIO состояние ноги изменяется за 2 такта (столько же выполняется STR).

Цитата(etoja @ Jul 16 2009, 12:52) *
Двухлучевой осциллограф Tektronix показывает, что переключения светодиода происходят строго синхронно с входной тактовой частотой, и
картинка на экране "стоит"


Полезная инфа, спасибо. Действительно, это поведение честного PLL. Только еще случайное начальное значение сдвига фазы в пределах 2pi/коэффициент_умножения должно наблюдаться.

Цитата(zltigo @ Jul 16 2009, 13:03) *
Ну железа всякого и у меня много. Измерители того-же джитера имеются (правда под телекомуникации - 2048-8448-25776-34368 килобит)... Если на LPC21xx Могу, например, на олимексовcкой P2148 (без FAST GPIO) кварц -любой, попробовать.


Это спасибо, но измерители - то круто, тут просто двухлучевым осциллографом проще (меня мало интересуют количественные характеристики, на глаз определить "синхронно/несинхронно" - будет достаточно.), а вот без FastGPIO - я хз как там устроен этот мост между шинами.
zltigo
Цитата(Rst7 @ Jul 16 2009, 13:21) *
Это спасибо, но измерители - то круто, тут просто двухлучевым осциллографом проще (меня мало интересуют количественные характеристики, на глаз определить "синхронно/несинхронно" - будет достаточно.)

На глаз не корректно, если только не описать условия синхронихации и ждать-ждать-ждать....
Цитата
, а вот без FastGPIO - я хз как там устроен этот мост между шинами.

С Fast у меня тоже есть, но это уже не универсальное железо, или LPC23/24xx
Rst7
Цитата
На глаз не корректно, если только не описать условия синхронихации и ждать-ждать-ждать....


Дык глаз-диаграммы сигнала с шевелящегося пина (развертка засинхронизирована с частотой кварца) с накоплением в десяток миллисекунд будет вполне достаточно.

CODE

#include <NXP/iolpc2378.h>
#include <intrinsics.h>

__ramfunc void ToggleIO(void)
{
FIO2DIR = 1<<3; //pin P2.3 configured as output
for(;;)
{
FIO2SET = 1<<3;
FIO2CLR = 1<<3;
FIO2SET = 1<<3;
FIO2CLR = 1<<3;
FIO2SET = 1<<3;
FIO2CLR = 1<<3;
__no_operation();
}
}

void StartPLL(void)
{
// 1. Init OSC
SCS_bit.OSCRANGE = 0;
SCS_bit.OSCEN = 1;
// 2. Wait for OSC ready
while(!SCS_bit.OSCSTAT);
// 3. Disconnect PLL
PLLCON_bit.PLLC = 0;
PLLFEED = 0xAA;
PLLFEED = 0x55;
// 4. Disable PLL
PLLCON_bit.PLLE = 0;
PLLFEED = 0xAA;
PLLFEED = 0x55;
// 5. Select source clock for PLL
CLKSRCSEL_bit.CLKSRC = 1; // Selects the main oscillator as a PLL clock source.
// 6. Set PLL settings 288 MHz (from 12MHz), Fpll=(2*12(M)*12MHz/1(N))
PLLCFG_bit.MSEL = 12-1;
PLLCFG_bit.NSEL = 1-1;
PLLFEED = 0xAA;
PLLFEED = 0x55;
// 7. Enable PLL
PLLCON_bit.PLLE = 1;
PLLFEED = 0xAA;
PLLFEED = 0x55;
// 8. Wait for the PLL to achieve lock
while(!PLLSTAT_bit.PLOCK);
// 9. Set clk divider settings
CCLKCFG = 6-1; // 1/6 Fpll
USBCLKCFG = 6-1; // 1/6 Fpll - 48 MHz
PCLKSEL0 = PCLKSEL1 = 0; // other peripherals
PCLKSEL1_bit.PCLK_GPIO = 1; //GPIO prescaller 1:1
// 10. Connect the PLL
PLLCON_bit.PLLC = 1;
PLLFEED = 0xAA;
PLLFEED = 0x55;
}

void GPIOinit(void)
{
// Set to inputs
IO0DIR = \
IO1DIR = \
FIO0DIR = \
FIO1DIR = \
FIO2DIR = \
FIO3DIR = \
FIO4DIR = 0;

// Enable Fast GPIO0,1
SCS_bit.GPIOM = 1;

// clear mask registers
FIO0MASK =\
FIO1MASK =\
FIO2MASK =\
FIO3MASK =\
FIO4MASK = 0;

// Reset all GPIO pins to default primary function
PINSEL0 =\
PINSEL1 =\
PINSEL2 =\
PINSEL3 =\
PINSEL4 =\
PINSEL5 =\
PINSEL6 =\
PINSEL7 =\
PINSEL8 =\
PINSEL9 =\
PINSEL10= 0;
}


int main()
{
// MAM init
MAMCR_bit.MODECTRL = 0;
MAMTIM_bit.CYCLES = 3; // FCLK > 40 MHz
MAMCR_bit.MODECTRL = 2; // MAM functions fully enabled
StartPLL();
GPIOinit();
ToggleIO();
return 0;
}


Нечто типа такого. Код дергает ножкой P2.3, частота кварца 12МГц, PLL - x4, т.е. такты проца 48МГц, значит сигнал на ножке будет как раз с частотой кварца (каждое состояние - 2 такта, итого период 4 такта). Собирается в иаре 5.20 в ARM-режиме с макс. оптимизацией по скорости - то что надо.

Положу сразу весь проект до кучи (таргет - Debug).Нажмите для просмотра прикрепленного файла
zltigo
Цитата(Rst7 @ Jul 16 2009, 13:43) *
Нечто типа такого....

Ну тогда, если никто не сделает, то поближе к субботе - сейчас просто подходящей железки с Fast нет под руками. Только вот чего проверить-то хотите? Умножитель там будет умножать тупо и безвариантно, а деление, даже если и сделан "цифровой" c подсбросом, то это не проверяете, ибо не делите. Да, допустим, будет иметь джиттер полтакта от частоты после умножителя (сотни мегагерц)- это критично?
Rst7
Цитата
Да, допустим, будет иметь джиттер полтакта от частоты после умножителя (сотни мегагерц)- это критично?


Мне надо, чтобы фронты шевеления GPIO имели постоянный фазовый сдвиг относительно входной частоты (более-менее постоянный). Относительно той частоты, которая потом умножается.
zltigo
Цитата(Rst7 @ Jul 16 2009, 14:12) *
Мне надо, чтобы фронты шевеления GPIO имели постоянный фазовый сдвиг относительно входной частоты (более-менее постоянный). Относительно той частоты, которая потом умножается.

Если не будет деления, а множитель на 4 то не вижу никаких причин, что-бы от реализации PLL чего-либо зависило. Кстати, судя по наличию нижней границы частоты, PLL там "аналоговый", но если Вам нужен LPC210x, то тестировать LPC23 некорректно - там явно другой PLL.
Rst7
Цитата
что-бы от реализации PLL чего-либо зависило.


Если там действительно PLL (ФАПЧ) - то все будет правильно. А вот если там словом PLL обозвано, например, АПЧ (без фазы), то (_*_).

Смущает то, что PLL у Atmel'а имеет внешний фильтр. Возможно - дань традиции или "ниасилили", но...

Цитата
но если Вам нужен LPC210x, то тестировать LPC23 некорректно - там явно другой PLL.


Думаете? Частота генератора выше, а вот реализация врядли сильно отличается.
smac
Цитата(Rst7 @ Jul 16 2009, 14:43) *
Дык глаз-диаграммы сигнала с шевелящегося пина (развертка засинхронизирована с частотой кварца) с накоплением в десяток миллисекунд будет вполне достаточно.

К своему стыду я не знаю что такое глазковая диаграмма, т.е. как ее грамотно получить (кнопки на моем осциллоскопе с соответствующей надписью нет, в инструкции тоже не нашел). Если сможете дать хорошую ссылку то постараюсь сделать. Опять же вопрос - будет ли заменой следующее измерение: синхронизируемся от кварца, развертываем период сигнала на весь экран и делаем накопление за некоторое время (до бесконечности)?
Соответственно на экране получим полосу определенной ширины формой повторяющей сигнал, и чем она уже тем меньше фазовый шум (надеюсь я правильно понимаю).
Rst7
Цитата
Соответственно на экране получим полосу определенной ширины формой повторяющей сигнал, и чем она уже тем меньше фазовый шум (надеюсь я правильно понимаю).


Дык это и есть глаз-диаграмма, грубо говоря.
zltigo
Цитата(Rst7 @ Jul 16 2009, 14:27) *
Думаете? Частота генератора выше, а вот реализация врядли сильно отличается.

И минимальная опорная еще от 32KHz вместо 10MHz у LPC21xx. Cущественная разница. Вам нужен дополнительный простор для фантазий? Похоже, если пробовать, то Вам чего-то конкретно что-то LPC2106/01 требуется.
Rst7
Цитата
И минимальная опорная еще от 32KHz вместо 10MHz у LPC21xx.


Дополнительным делителем. Ладно, попробуем на 2378 и понадеемся, что в 210x/01 тоже самое. Должен же быть фарт в жизни, тем более, что путь для отступления есть smile.gif
zltigo
Цитата(Rst7 @ Jul 16 2009, 16:15) *
Дополнительным делителем.

Причем тут делитель? Минимум входной частоты от 32KHz вместо 10MHz. Совсем совсем другие условия работы ФАПЧ.
Rst7
Цитата
Причем тут делитель?


Ну я так мыслю, что это точно отдельным костылем обеспечивается (и дополнительными битами в делителе M-divider на рисунке 16 в UM10211 LPC23XX User Manual). Хотя, конечно, Вы правы - нужна другая постоянная фильтра. Если он там есть, кстати...
zltigo
Цитата(Rst7 @ Jul 16 2009, 16:59) *
Если он там есть, кстати...

При этом у LPC23/4 есть встроенный генератор, т.е. какая никакая реактивность в потрохах реализована, а у 210x такого и близко нет... Если уж пробовать, то на реальном железе. Иначе просто кинте монетку wink.gif
GetSmart
Цитата(zltigo @ Jul 16 2009, 16:03) *
Ну железа всякого и у меня много. Измерители того-же джитера имеются (правда под телекомуникации - 2048-8448-25776-34368 килобит)... Если на LPC21xx Могу, например, на олимексовcкой P2148 (без FAST GPIO) кварц -любой, попробовать.

А разве LPC2148 бывает без FastGPIO ?
zltigo
Цитата(GetSmart @ Jul 16 2009, 17:43) *
А разве LPC2148 бывает без FastGPIO ?

Описался sad.gif там сейчас запаян один и первых 2138 - без Fast
smac
Нажмите для просмотра прикрепленного файла
Цитата(Rst7 @ Jul 16 2009, 16:16) *
Дык это и есть глаз-диаграмма, грубо говоря.

Наверное я слишком опрометчиво предложил Вам помощь, но я постараюсь оправдать ожидания.
Итак что сейчас есть.
0. Запустить Ваш пример мне не удалось, наверное было моей ошибкой написать про IAR ибо не волоку в нем нифига
1. Попробовал сделать свой пример, пока вот такой (см. вложение) на WinARM (тоже волоку в нем слабо). Там настройки GPIO, PLL и MAM сделанные практически тупым копипастом с Вашего проекта, единственное не стал заморачиваться с подсаживанием IARовских дефайнов (после нехитрых манипуляций - закомментирования конструкции{ if трам пам пам; error "этот файл только для ЯРА" endif} - подсадить не удалось) поэтому наскоро сделал свои дефайны битов
3. Пока функция дрыганья ногами не размещена в ОЗУ (просто делал чтобы посмотреть будут-ли шевеления ногами и т. п.), сейчас буду разбираться как разместиь ее где нада с помощью WinARM.
Продолжение в следующем посте
CODE
#include
#include
#include "lpc23xx.h"

void StartPLL(void);
void GPIOinit(void);

int main(void){
// MAM init
#define MODECTRL 0 //MODECTRL 1:0
#define CYCLES 0 //CYCLES 2:0
MAMCR = 0;
MAMTIM = 3< 40 MHz
MAMCR = 2<
StartPLL();
GPIOinit();
FIO2DIR = (1<<4)|(1<<3);
while(1)
FIO2PIN ^= (1<<4)|(1<<3);
return 0;
}


void StartPLL(void)
{
#define OSCRANGE 4
#define OSCEN 5
#define OSCSTAT 6

#define PLLC 1
#define PLLE 0

#define CLKSRC 0

#define MSEL 0 //MSEL 14:0
#define NSEL 16 //NSEL23:16

#define PLLSTAT_PLLC 25
#define PLLSTAT_PLLE 24
#define PLOCK 26
#define PCLK_GPIO 2 //PCLK_GPIO 3:2

// 1. Init OSC
SCS &=~(1< SCS |=(1< // 2. Wait for OSC ready
while (!(SCS&(1<
// 3. Disconnect PLL
PLLCON &=~(1< PLLFEED = 0xAA;
PLLFEED = 0x55;
// 4. Disable PLL
PLLCON &=~(1< PLLFEED = 0xAA;
PLLFEED = 0x55;
// 5. Select source clock for PLL
CLKSRCSEL = (1<
// 6. Set PLL settings 288 MHz (from 12MHz), Fpll=(2*12(M)*12MHz/1(N))
PLLCFG = ((12-1)<< PLLFEED = 0xAA;
PLLFEED = 0x55;
// 7. Enable PLL
PLLCON |= (1< PLLFEED = 0xAA;
PLLFEED = 0x55;
// 8. Wait for the PLL to achieve lock
while(!(PLLSTAT&(1<
// 9. Set clk divider settings
CCLKCFG = 6-1; // 1/6 Fpll
USBCLKCFG = 6-1; // 1/6 Fpll - 48 MHz
PCLKSEL0 = PCLKSEL1 = 0; // other peripherals
PCLKSEL1 |= 1<
// 10. Connect the PLL
PLLCON |= (1< PLLFEED = 0xAA;
PLLFEED = 0x55;
}

void GPIOinit(void)
{
#define GPIOM 0
#define IO0DIR (*(volatile unsigned long *)0xE0028008)
#define IO1DIR (*(volatile unsigned long *)0xE0028018)
// Set to inputs
IO0DIR =\
IO1DIR =\
FIO0DIR =\
FIO1DIR =\
FIO2DIR =\
FIO3DIR =\
FIO4DIR = 0;

// Enable Fast GPIO0,1
SCS |=1<
// clear mask registers
FIO0MASK =\
FIO1MASK =\
FIO2MASK =\
FIO3MASK =\
FIO4MASK = 0;

// Reset all GPIO pins to default primary function
PINSEL0 =\
PINSEL1 =\
PINSEL2 =\
PINSEL3 =\
PINSEL4 =\
PINSEL5 =\
PINSEL6 =\
PINSEL7 =\
PINSEL8 =\
PINSEL9 =\
PINSEL10= 0;
}


Теперь картинки (не знаю как загрузятся, поэтому номера называть не буду)
Легенда общая: желтый - сигнал с кварца (выход генератора контроллера)
зеленый - сигнал с P2.3
Правильно ли я понял технику измерений? Выскажите замечания, поправки, наставления на путь истинный smile.gif
На одном из рисунков, где присутствует только сигнал с порта синхронизация велась от этого сигнала, приведен он только для оценки его формы и частоты.
Да не нравится мне что-то форма, но куда копать не знаю - помехи, кривая разводка платы, кривые измерения?

Да, в завершение.
Сейчас уже достаточно поздно, с работы выгоняют, поэтому завтра продолжу измерения, а пока посмотрю как в ОЗУ разместить функцию. В общем, второй этап измерений завтра ближе к вечеру.
Rst7
Цитата
Наверное я слишком опрометчиво предложил Вам помощь, но я постараюсь оправдать ожидания.


Все отлично, никакой опрометчивости.

Цитата
Правильно ли я понял технику измерений?


Походу измерили Вы все верно. Первый рисунок (на котором 2 с копейками периодов кварца) на мой вопрос ответил - явно PLL.

Мусор похоже лезет через землю. Вам надо было земляные щупы осциллографа зацепить рядом с процессором. Но это уже не важно.

Нижний рисунок (на котором только ногодрыг) показывает, что гнусь справился с оптимизацией Common Subexpression Elimination - 9 тактов () для приведенного кода соответствует LDR (3 такта), EOR (1 такт), STR (2 такта), B (3 такта) - ничего лишнего.

На чем можем и закончить. Благодарю за помощь, будете в Харькове - с меня пиво.
Wano
Цитата(Rst7 @ Jul 16 2009, 20:27) *
На чем можем и закончить.


Если не секрет, расскажите где нужна синхронность с тактовой частотой? Я держал в руках девайс в котором две AVR-ки тактировались одним генератором. Разработчики сказали, что это максимально увеличивает скорость обмена по SPI между процами. AVR и LPC конечно не одно и тоже, но раз нет никаких задержек по фазе, можно было бы затактировав два проца, использовать это для того же ускорения передачи по SPI(к примеру)? Или бред?
Rst7
Цитата
Если не секрет, расскажите где нужна синхронность с тактовой частотой?


Синхронность нужна если тактовая частота генерируется не кварцем, а внешним устройством, и это устройство еще и синхронно с этой частотой быстро гонит данные, а их надо хватать. Собственно, нечто напоминающее то, о чем Вы говорили:
Цитата
Я держал в руках девайс в котором две AVR-ки тактировались одним генератором. Разработчики сказали, что это максимально увеличивает скорость обмена по SPI между процами.


Совершенно верно, при этом можно скорость поднять до Fcpu/2. Это они правы.

Цитата
AVR и LPC конечно не одно и тоже, но раз нет никаких задержек по фазе, можно было бы затактировав два проца, использовать это для того же ускорения передачи по SPI(к примеру)? Или бред?


Можно. Но заниматься этим ради самого занятия смысла нет. Такое можно делать только если очень надо (в моем случае классические решения получаются либо многокорпусные, либо нужно ставить огромные камни чуть ли не в BGA-корпусах, все это ведет к неустраивающей заказчика себестоимости изделия).

PS У меня не SPI, а параллельная шина данных.
smac
Цитата(Rst7 @ Jul 16 2009, 21:27) *
На чем можем и закончить. Благодарю за помощь, будете в Харькове - с меня пиво.

Прошу прощения за нижеследующий офтоп.
Пиво это хорошо, вот только в Харькове я в ближайшее время вряд-ли буду, поэтому не могли бы Вы кинуть толковую ссылку про PLL. Конкретно интересует вопрос как определить по приведенной осциллограмме, что это именно PLL (и вообще что я тут намерил smile.gif?) как будет отличаться осциллограмма в случае не PLL. Я понимаю что вопросы ламерские и не сильно соотносятся с темой, но все-же не пинайте сильно, если можно ответить в двух словах, то буду благодарен, если нет то ссылка на литературу вполне подойдет.
З. Ы. Надеюсь, что в LPC201x такой же PLL, т. е. я имею ввиду что он там тоже честный.
Genadi Zawidowski
Цитата(Rst7 @ Jul 16 2009, 11:25) *
т.е. удерживается ли тактовая частота проца с точностью до фазы?

Предлагаю к этому относиться так - какая бы там архитектура "внутри" процессора не использовалась бы - раз у on-chip тактового генератора не нормируются спектральные характеристики генератора - значит, они могуть быть любыми. Поскольку, даже у "честной" петлия ФАПЧ в зависимость от параметров фильтра, параметров генератора, детектора зависит _спектр_. Вот Вы написали - "с точностью до фазы". А знаете, если такое было бы написано в ТЗ, лично я никогда не взялся бы делать - поскольку именно точность и не указана. А точность - измеренная в радианах или временных (пикосекундах), насколько часто и насколько сильно меняется частота - вполне описываемый (и до какого-то предела) измеряемый параметр. Если бы Вам в ТЗ на блок питания напишут "выходное напряжение 5 вольт с точностью до напряжения" - как это выполнять?

Если возникнет параметр, описывающий точность - берется соответствующий чип, ГУН и так далее... и никак по другому.
Rst7
Цитата(Genadi Zawidowski @ Jul 17 2009, 01:33) *
Вот Вы написали - "с точностью до фазы". А знаете, если такое было бы написано в ТЗ, лично я никогда не взялся бы делать - поскольку именно точность и не указана.


Я бы тоже не взялся делать, если бы такое было записано в ТЗ. По двум причинам:
1. Фраза "с точностью до фазы" характеризует качественную характеристику системы, а не количественную. В данном конкретном случае эта фраза означает, что дискриминатор в системе фазовый, а не частотный. Пример такого употребления - http://dvo.sut.ru/libr/opds/i052shel/3.htm
Цитата
Таким образом, в процессе работы ФАПЧ за счет изменения собственных частот СИ и ГУН образуется фазовый сдвиг между сравниваемыми по фазе колебаниями (фазовая ошибка), приводящий к изменению управляющего напряжения DU и устранению разности частот между колебаниями СИ и ГУН. Частота ГУН следит за изменением частоты СИ и частотная расстройка устраняется ценой образования фазовой ошибки. Таким образом, ФАПЧ работает с точностью до фазы. Необходимо стремиться, чтобы образующаяся фазовая ошибка была минимальной.

В следующий раз освежите свои знания любым удобным поисковиком перед участием в дискуссии, окей?

2. Именно потому, что фраза характеризует качественную характеристику, ей в ТЗ действительно не место (в большинстве случаев). И т.к. ТЗ пишет разработчик, а я бы в ТЗ такое не написал, то значит - необходимо работать по чужому неграмотному ТЗ. Я этим заниматься не буду.

Цитата(smac @ Jul 16 2009, 22:15) *
не могли бы Вы кинуть толковую ссылку про PLL.


Ну можно начать отсюда и отсюда, далее по ссылкам.

Цитата
Конкретно интересует вопрос как определить по приведенной осциллограмме, что это именно PLL (и вообще что я тут намерил smile.gif?) как будет отличаться осциллограмма в случае не PLL.


Если бы там была АПЧ, а не ФАПЧ, то мы бы не увидели на осциллограмме четких фронтов с ножки процессора - хотя разность частот и стремилась бы к 0, но была бы ему не равна, и посему фаза бы медленно (это качественная характеристика, а не количественная) уплывала, соответственно, стабильности картинки бы не было.
Wano
Почти из шита smile.gif , но с подписями. Только вот в UM23ХХ ещё нарисованы странные повёрнутые трапеции, в которые входит как входной сигнал так и сигнал из ГУН-а. Что это может быть? Может это тож как-то участвует в синхронности? или просто переключатель.
Rst7
Цитата
Только вот в UM23ХХ ещё нарисованы странные повёрнутые трапеции, в которые входит как входной сигнал так и сигнал из ГУН-а. Что это может быть? Может это тож как-то участвует в синхронности? или просто переключатель.


Это мультиплексоры.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.