(а то мне уже второй месяц из Москвы LPC1768 везут 
))
, образец действительно "сырого" чипа. Полагаю Вас привлекают якобы "готовые" "библиотеки"? И наличие этих фуфельных исходников Вы принимаете за пригодность чипа к употреблению? Ну тогда так прямо и пишите.
. За реальным негативом я с интересом слежу.
. За реальным негативом я с интересом слежу.. Которая в результате так и не доводится до ума в стремлении вырваться вперед. На даный момент у них в плюсах широкая номенклатура, но там, где они пересекаются с NXP их поезд уже ушел. Я стараюсь никогда не драматизировать ситуацию с железом и уж тем более не впадаю в уныние от его несовершенства - работаю, исследую, обхожу . И соответственно более, чем иронически отношусь к байкам и уж тем более к Вашим критериям оценки степени пригодности железа к использованию по неким "хидерам".
. Если на халяву получили - так халява она и есть халява. Посему не надо - пишите о багах в usermanual - реально поможете всем.
. Чисто Гарвардские, по указанной Вами причине, всегда были есть ПРОСТЕЙШИЕ ядра типа AVR, а более продвинутые уходили на Неймана и/или нечто комбинированное. , дабы более дорогую Flash не использовать. Ну и система команд по сравнению с ARM кастрирована и то, что ARM мог делать за одну, хоть и 32битную, тут уже за несколько делается.. Заменителей старших моделей нет, младшие, зачастую, уж слишком усечены по переферии - я бы с огромным удовольствием использовал чего-нибудь 32-48 пиновое M3, но Это уже навороченное ядро которое не может быть получено простым разгоном и иметь простую и понятную архитектуру, как пишут в букварях, он уже не может. Смешанный он и, например, только внутренняя L1 память у него "Гарвардовская". Это уже навороченное ядро которое не может быть получено простым разгоном и иметь простую и понятную архитектуру, как пишут в букварях, он уже не может. Смешанный он и, например, только внутренняя L1 память у него "Гарвардовская". Blackfin имеет гарвардскую архитектуру, зачем спорить? Архитектура определяется ядром процессора, а оно построено по гарвардской схеме. И об этом ясно и четко сказано в Hardware Reference на этот процессор. То, что наружу у него одна шина, ну так и что с того? У меня вот вообще все программы всегда живут внутри, а снаружи (во внешней SDRAM) хранятся только данные типа видеокадров, данные собсно программы прекрасно уживаются во внутренней памяти. И поэтому имеется возможность иметь доступ к данным и коду одновременно, параллельно, что и является главной отличительной особенностью гарвардской архитектуры. И даже если данные/код размещены во внешней памяти, то при включенных кэшах ядро все равно обращается в ПМ и ДМ параллельно, и только контроллер кэша вынужден лазить наружу по очереди при возникновении одновременных запросов. Ядро про это ничего не знает, для него соски к памяти разные. Гарвад.
А то здесь есть такие авторитетные "мужики знатоки", что потом не отплюешся от их советов.