MIPS inks Altera licensing deal
Интересно, что в связи этим можно ожидать - синтезируемого мипса (т.е. конкурента NiosII) или второго пришествия Excalibur'а?

видимо, второй вариант:
"Altera has licensed the MIPS32 processor to be used as a hard wired processor in its FPGAs."
источник
p.s. хочу циклон3 с мипсом!

И флеши туда, защищенной, с HW AES. И ПОБОЛЬШЕ, ПОБОЛЬШЕ!

Надеюсь, что они не в топовый сегмент сей продукт выложат.

это очень хорошо, давно пора, надеюсь это будет не голое ядро, а все таки с минимальной реконфигурируемостью.

Интересно, а что альтере мешает NIOS II сделать как hard IP?
И контроллер памяти как hard IP как у новых спартанов?

смысла нет, это и мешает

Да ладно, нет... В хард-виде тактовая бы у него 6..10х подскочила бы.

ну и что ? Ниос это проц заточенный под фпга, там туева хуча фпга компромисов. Переносить его один в один смысла большого не имеет, а модифицировать смысла нет. Дешевле купить MIPS/ARM. Кроме того, как ни крути, этот проц нишевый и с чисто маркетинговой позиции его продвигать менее выгодно чем MIPS/ARM ядра.

Ну а хардовый контроллер памяти DDR? Вот бы циклон 3 работал с памятью DDR3 на 533 МГц

DDR3 думаю еще не скоро, а вот DDR/DDR2 думаю было бы вполне реально

http://www.altera.com/corporate/news_room/...pr_ex_mips.html
Что изменилось?

Ну что сказать... Сволочи! Сначала заставили слезть с экскалибура, теперь вот заново делают, да так, что ядро меняют, и старые проекты экскалибуро-ориентированные на свалку....


Ну DDR и в древнем экскалибуре уже был, если я помню правильно.


Как ну и что? Все пользователи альтеры, которым производительности ниоса софтового было маловато, с удовольствием бы пересели бы на ниосы хардовые, если бы они дали хотя бы 4-5х прирост скорости. Даже просто влоб синтезированные столько бы дали. А тут смена архитектуры. Т.е. переделывать и софт.

ну все правильно, но оценив сколько пользователей будут рады и сколько новых можно привлечь мипсом (насколько знаю его любят в связи) второе похоже перевесило %) одним словом это рынок %)

ЗЫ. кроме того многие давно мечтают получить нормально бегающую фпга с полноценным линухом %) чего ниос дать не мог

Может быть его и любят буржуи, но что-то у нас я не замечал ажиотажа вокруг MIPS:
http://electronix.ru/forum/index.php?showforum=144
Да уж.. не очень популярная ветка.

Хотя м.б. я смогу осуществить свою мечту - запустить Windows CE на FPGA.

Зато это мог дать и ARM, на который явно и с лицензией все в порядке было, и уже народ на экскалибурах сидел (младшие стоили $60, что вполне себе ничего, знаю, имел с ним дело). Дело было за малым - сменить фпга-часть вокруг на нечто посовременнее апекса. Так нет - надо мипс купить, чтобы все экскалибурные проекты (софт) с нуля переписывать. Да и хард тоже, вряд ли там та же шина останется. В общем мне их идея дюже не нравится. Лучше бы ARM посвежее чем был, да фпга посвежее. Тогда бы все довольны были, включая тех, у кого были проекты на экскалибурах.

Вот такое мнение:
http://kanyevsky.kpi.ua/News/10oct09.html

Цитата из приведенного мнения:

Ну это вряд ли. Тенденция в оборонке скорее обратная - от импортных ПЛИС к отечественным СБИС. Оборонка вообще вещь в себе, там обычная человеческая логика не действует
К тому же добавить новую микросхему в "Номенклатуру 1" - это большое приключение

Как в анекдоте ... "Прибегает мальенкий мальчик домой к маме:
- Мама, мама, меня в подвале злые гопники побили!
Мама берет скалку и идет в подвал, заходит, включает свет и видит такую картину: По всему подвалу разбросаны изувеченные тела в трениках с бритыми головами, все стены в крови, и посреди всего этого стоит здоровый детина с диким хаером, весь в пацифистских наколках. Мама:
- А где злые гопники?
- А их здесь уже нет, теперь здесь будут жить добрые хиппи! "

Теперь здесь будет добрый МИПС ... И у меня много работы ...

PS Выбор небольшой Старый вылизанный (с известной степенью кривизны) МИПС, немного погаже - но круче пропиаренный АРМ, который немного на волне эмбеддед заелся ... и Арк - который сыр и юн ....
Вопрос - чего выберет альтера наевшись на кремнии и на отчисялениях у арма?

PS Ниос не предлагать ....

PPS А экскалибуровцы быстро с арма на мипс перелезут, это не сложно .. вот с арма на ниос .. это да - занимательное сексуальное мероприятие ...

Да одинаково сексуально, что туда, что сюда. Просто переписать софт с нуля. У меня было проекте на EPXA3 85-90% кода на ассемблере. Хорошо хоть не грозит его переводить на новую платформу.

Ну, снимаю шляпы над бездной труда, однако .... Когдато давно решил что "баста" и больше не буду писать на асме ... и без хотябы зачаточной оси ... Хотя уже сам практически не пишу, но порт достаточно простой - переписать дрова ....
Мы сами себе ищем проблемы

Что до наших экскалибуровцев - то тоже наверное в рукопашную на асме писали извращенцы ...
А у буржуев ... они ещё раньше чем я догадались о трувее ... Так что - основные потребители альтеры не пострадают ... (Хотя есть мысль: это они сподобили альтеру ... ну не моя-же агитация! )

Насколько я понимаю тема не о том что альтера поступила не красиво, а о том как она поступила сейчас. Это бизнес, похоже и то что было и то что есть кому то выгодно, нам остается только согласиться %)

Xilinx тоже отметился в ответ http://www.edn.com/article/CA6702617.html?nid=2551

По моему мнению, они занимаются ерундой, особенно Xilinx: ну это же маразм, променять суперскалярный PPC440 на такое г. IMHO, в харде надо делать камни, которые обгоняют любые синтезированные на логике процессоры хотя бы в пять раз. PPC440 к этому параметру приближался, выдавая 800 MIPS там, где Microblaze выдает 200. Поэтому я думал, что их (Xilinx) совместные проекты с OpenSPARC неспроста, и в Virtex-6 FXT мы увидим SPARC T1. Вот это было бы по-мужски, а так - баловство все.

Надо уже в Alter'у письмо написать, чтобы заодно CUDA ядра nVidea в плисены засовывала.

Интересно, что вообще сдерживает Альтеру и Хилых в вопросе встроенного проца. Дорого интегрировать память?

Xilinx ничего не сдерживает - у них PPC есть в Виртексах начиная со второго. Альтеру сдерживает думаю необходимость обеспечивать проц программной поддержкой, что требует огромных вложений в создание софта.

Скорее всего Вы думаете неправильно
У альтеры было семейство Excalibur с ядром ARM920T. И с программной поддержкой там небыло никаких проблем - софту под ARM несть числа. Вот что в Excalibur'е было неудвчным - так это FPGA'шная часть (APEX).
А что касается "огромных вложений" - так для NiosII все вообще с нуля создали.
Здесь дело скорее всего в весьма малой востребованности систем на кристалле с аппаратным процессорным ядром.

сдерживает развитие(продажу) ПЛИС с процессором малый спрос на них и высокая стоимость

собственно пример Трисента и Эскалибуров хорошо это иллюстрирует

ну то есть я не вижу экономической ниши для среднего процессора (ARM, ну или "обычный" MIPS (btw: МИПСы и 64-х битными бывают)) и среднего размера ПЛИС

----------

для мелких камней вроде бы есть ниша - микроминиатюризация,
но тоже есть проблемы - PSOC с 8-ми битным ядром не очень вроде бы и пошло - камень, конечно, интересный - но стоит много, жреть много, аналоговые параметры плохие, ядро считает медленно
сейчас хотят сделать с 51 м кортексом такие же системы - интересно, что выйдет...
мое мнение для экстра лоу-кост не пойдет, см. выше, а ниша какие-то хитрые девайсы мелкими партиями - то есть бизнес не очень...

---------

также имеют некий смысл здоровые виртексы с PPC (и особенно с хитрым шинным комутатором вокруг процессорного ядра) - их тоже покупают мало для всяких хитрых задач, но цена каждого камня недетская (но вряд ли это основа бизнеса, наверняка ксайлинс основную прибыль со спартанов получает)
альтернативу ПЛИС + внешнее CPU сделать трудно - пропускная способность шины плохая, но если разработчик не боится гигабитных последовательных интерфейсов,
то он может сделать на отдельных камнях ПЛИС+ЦПУ с хорошей связью

возможно имело бы смысл в такую плис засандалить кучу (8-16 и т.д. штук) DSP-шек типа TMS64xx TMS67xx, но тмс-ники (AD) вряд ли свое ядро предоставят. а у остальных с девелопмент софтом плохо

---------

то есть я весьма пессимистически отношусь к идее процессор + ПЛИС в любом "весе", а особенно в варианте средний проц + средняя ПЛИС

по-моему, это подходит только для того, чтобы развлечь разработчика красотой интегрированности (что нельзя назвать неважным моментом, но и определяющим тоже не является)

может ли кто-нибудь привести пример, куда применять такого "кентавра", при учете того, что стоимость будет выше чем для отдельных чипов CPU+FPGA?

-----------------

ЗЫ: не хотел уж писать, но не сдержалсо...

Это типичная SoC. Их дохрена во всяких винтах и т.п., но упор там делается на CPU, а матрица FPGA идет как шина интерконнекта и хитрый сопроцессор.

Типичное применение микропроцессорного ядра - ПЛИС, подключаемая к Ethernet.
На ядре реализуется стек TCP/IP и упаковка телеграмм - то, что на конечном автомате реализовать сильно
заморочливо.
Таких применений - море. Сейчас в SoC на 1 млн. вентилей приходится 1 млн команд встроенного матобеспечения.
Это значит усложняются - запутываются алгоритмы.
Такие алгоритмы лучше, быстрее реализовать на Си, чем на Verilog.
C переносимостью то же самое.
Поговаривают, что как 25 лет назад LUT стала базовой ячейкой ПЛИС, так вскоре процессорное ядро будет базовой ячейкой новых ПЛИС. А дешевые ПЛИС - это часто дорогие ПЛИС, только с предыдущего поколения.

плавали знаем но с програмированием там еще тот геморой, да и где они ? сколько восторженных слов было FPOA например, ну и где они ? так что LUT (скорее всего 8 ми входовой) и DSP блоки (скорее всего DSP алу) еще долго будут базой %)

я не понял.
SoC это подразумевает заказные кристаллы?
ну то есть standart cell ASIC + IP (процессора например)?

это же СОВЕРШЕННО другая ситуация - посмотрите, например, на сайте easic-a фотографию размеров FPGA-шной "плитки" и easic-овской, которая что-то типа стандартного eco-cell-a (а еко-целлы больше и хуже по таймингу чем обычные)

и это соотношение будет всегда, независимо от текущего размера КМОП технологии - абсолютные размеры и потребление будут уменьшаться, но соотношение всегда будет в пользу непрограммируемого элемента
(в предположении, что всякие наны-технологии не рассматриваем, да и там скорее всего будет так же)

причем выигрыш по параметрам у ASIC-а будет значительным (по крайней мере пока соотношение где-то раз в 10)




а какой выигрышь здесь даст интеграция ПЛИС+ЦПУ в один чип (который, скорее всего, больше и дороже чем отдельные камни)
больше и дороже потому, что он менее универсальный производится меньшими партиями и т.п.

Значит здесь вопрос, что лучше, ПЛИС+контроллер Езернет или просто ПЛИС?
Сейчас в ПЛИС контроллер Езернет уже есть. Xilinx выбрала за нас.
Ядро ARM, похоже, будет масочным. И АМВА при нем.
Если приложение - какой-нибудь медленный датчик - то 2 чипа: микроконтроллер+Езернет или просто микроконтроллер с Езернетом - лучшее решение. Тогда и ПЛИС не нужно.
Я всегда ставлю микроконтроллер, если он успевает. Если не успевает - тогда ПЛИС.
А если в ПЛИС есть и микроконтроллер, и Езернет, и оччень многое другое, то никаких проблем.

как говорится: +1

Т1 правда для эмбедерства мрачный проц, и хард-ип будет немалым и всякой обвязки - типа системного софта нужно много
то есть это узкий класс задач

я Т1 пытался поднять в V4 200 - не влезло, ну и сорцы у них очень странные - то ли это продукт какого-то хай левел тула, то ли результат организации работы когда несколько надмозгов рисуют в визио/на бумажке, а потом тыща индусов кодирует это в верилоге

реально удалось его синтезировать?
я вот думаю для стратикса 3 попробовать, вроде должно влезть... но времени блин нету...
но с тех пор Т2 выложили...

в этом есть некоторый смысл - мы сейчас АЗИК с 4х процессорным Sparc V8 (Leon) придумываем, и все-равно плохо - быстродействия не хватает, а из-за кривоватой мультипроцессорности приходится извращаться...

--------------

upd: посмотрел - вроде бы заточили под FPGA
http://fpga.sunsource.net/
видимо я не понял как опции выставлять

Вот здесь подробно разъяснено, в чем дело:
http://www.fpgajournal.com/articles_2009/2..._processors.htm
В двух словах:
-Фирмы будут делать hard cores, а soft cores пусть делают другие.
-Nios и Microblaze как были -так и будут.
-На современном кристалле hard core - это маленький процент транзисторов, если не используется - ну и не надо.
-Будут hard core как для дорогих, так и дешевых кристаллов.
-AMBA может наконец-то сотворит какой-то стандарт по интерфейсам модулей для ПЛИС.

нужно учитывать, что хард коре это еще немерянные затраты на разработку (причем чем хардовей, тем дороже), поэтому оно может быть либо в мильйонных партиях, либо дорогим
у нас, например, стоимость АЗИКа (чипа) выходит в несколько сотен баксов - хотя кремний стоит копейки

а АМБА3, имхо, правильно сделано и подойдет для ПЛИС и для проекта в нескольких ПЛИС, но для того, чтоб оно эффективно работало - корки процессоров (ну и периферии) нужно переделывать (идеологически)

Ну если все равно разрабатывать ФПГА, и делать новую топологию, то наличие или отсутствие там хард-коров это доли процента от стоимости, так как львиная доля это маски, а стоимость масок не зависит от того, что там в них, только от технологии. (не считая, конечно, стоимости лицензий на эти коры) Более того, скорее всего они сами себе MPW делают, изготавливая сразу образцы всех видов нового семейства на одной пластине. И будет там 10 видов или 20 - стоимость не изменится.

позволю себе не согласится - FPGA это регулярная структура - разработал ячейку с локальным интерконнектом и "бэкбон" глобального интерконнекта и готово (тем более в штате фирмы сидят эксперты (я надеюсь ) по проектированию FPGA)

а какие-то функциональные коры - это нужно либо платить сторонним конторам за ИП или же создавать у себя специализированные подразделения (что в условиях мировой экономической жопы требует железных яиц у менеджмента фирмы)

вобщем, посмотрим, что выйдет, но попрошу записать - я сомневаюсь в успехе

А на мой взгляд это околоодинаковые трудозатраты. Даже, как мне кажется, написать формирователь этой регулярной структуры как бы не сложнее было, чем отсинтезировать и отPARить некую айпи готовыми тулами. Лично мне вот оказалось куда сложнее сделать генератор ROM-памяти (свой, для тормозной и ультракомпактной памяти), хотя это регулярная структура, чем отсинтезировать, разместить и развести все остальное, что там ее использует.

Во-во, блок, который конфигурацию загружает, они же сами как-то делают.