Цитата(fragment @ Nov 27 2009, 13:38)

Это вы описали методику измерения пробивного напряжения сток-исток Vds breakdown, интересует же пробивное напряжение затвок-исток(фактически напряжение пробоя
подзатворного диэлектрика) Vgs breakdown.
Дело в том, что у многих фабрик напряжение Vgs много меньше Vds, что сильно ограничивает область применения технологии
Дело в том что в Electrical Design Rules конкретно такого параметра нет. Я прикреплю Вам скриншоты из Electrical Design Rules. Посмотрите может что поможет
Цитата(AlexY @ Nov 27 2009, 12:29)

Да, PLL нужна для цифры. Ориентировочно во сколько времени и денег обойдется такая разработка?
Рано пока говорить о времени и о деньгах поскольку пока еще не точно понятно что нужно сделать и что передать.
По работе: Если я правильно понимаю Вам нужен фрактальный синтезатор (M/N) частоты в диапазоне от 50 до 500 М или Вам нужен умножитель частоты (например от кварца в 10 М умножаем на 50), а постделителем делаем нужную частоту? Т.е. PLL всегда работает на одной частоте или ее надо перестраивать.
По поводу разработки:
Работа может закончится симуляционным отчетом или результатом обкатки в кремнии?
Что Вам передается: все исходники схем или как "Black Box"
Для ориентировки только по обкатке в кремние (т.е. без разработки) - минимум 3-4 месяца и $30K на выходе 40 чипов (кристаллов) + анализ полученных результатов (измерения параметров полученных образцов - если разработка наша, иначе просто передаем Вам ваши образцы без тестирования если Разработка была выполнена третьими лицами)