Смотрю документ Cyclone III Pin Connection Guidelines, там на странице 11 приведена (типа) схема подведения питания к PLL. И на стороне питания цифровой части PLL, 1.2 В, висит неслабая такая емкость в 470 мкФ! У меня вопрос: зачем такой здоровенный bulk конденсатор в этом месте? Ведь это не такая жручая цепь. Да, она высокочастотная, но с этим борются с помощью мелких быстрых керамических конденсаторов, расположенных как можно ближе к плейну питания и пинам. А этот здоровенный конденсатор, во-первых, скорее всего электролит, а значит медленный, во-вторых, его особо близко и подтащишь ввиду его размеров. К тому же, стоит он уже после ферритовой бусины, которая обычно ставится как ВЧ фильтр для частот, на которых такие конденсаторы уже почти не работают.

В общем, не вижу логики. Есть какое-нибудь объяснение?

что то мне подсказывает, что там описан общий случай всего этого питания. поглядите схемы отладочных плат. там как правило все работает. а вообще большие конденсаторы нужны для того чтобы сгладить нч пульсации напряжения, что особенно важно при питании аналоговых схем PLL, тк от этого питания зависит стабильность работы самой PLL.

В том то и дело, что не общее питание, а именно цифровая (не аналоговая - на аналоговой предлагается поставить самый большой 47 мкФ) часть PLL. Прямо так и подписано: VCCD_PLL power island.


Дык посмотрели. На Terasic'овском ките, в схеме - так и есть, все это стоит. Очевидно, разработчики кита не стали заморачиваться, а просто сделали в соответствии с упомянутым документом. Потому и вопрос возник.

ну она цифровая условно (относительно VCCA_PLL -да, а вот относительно VCC_INT и VCCIO вполне себе аналоговая). другое дело, что схема с большим запасом, так на то он и кит. а гасить он должен помехи от импульсников, они там по всем питающим натыканы.

Ну, по сравнению с питанием ядра - да, более аналоговая, но по сравнению с аналоговым питанием PLL все же никак не более. А на аналоговом питании, как уже сказал, всего 47 мкФ.


Так это не из кита кондей, а из альтеровского документа. Кит просто соответствует.


Дык вот как сомнительно, что такой здоровенный (и как следствие медленный) конденсатор может эффективно давить помехи от импульсников, которые там работают на частотах выше мегагерца. Тут только керамика. А этот конденсатор - это конкретно bulk (не знаю, как по-русски короче сказать ), т.е. заточен на НЧ просадки. И если таких просадок нет, то зачем оно такое большое и страшное. У меня плата мелкая, он там такой зверюгой выглядит, и просто места для него почти нет. И я готов побороться, но если знать, что это вещь однозначно нужная. А вот этого-то знания у меня и нет.

ну когда речь идет о питании PLL, тут и здоровые кондеры ставят, и дросселя (а не бусинки), и активные фильтры. все зависит от требований к сигналу, хотя делать клок для АЦП такими схемами(в смысле средствами FPGA) - изврат, имхо. я делаю так: бусинка+батарея керамики 10 мкФ + 0,1 мкФ + 1000 пФ. я к тому, что альтера в даташите что-то типа серебряной пули предлагает, явно избыточно в большинстве случаев, обвяз по площади как микруха будет

sorry за оффтоп,
а не подскажете ли более общий документ с рекомендациями по разводке. в этом все-таки про PLL в основном,
а хотелось бы совсем просто по VCCINT расстановки блокировочников и т.п.

херовая плата LDM-xxx, про которуя я писал и в "статике" запустил
но при более менее крупном проекте на VCCINT иголки страшные - по 0.5В
ну и слетают внутренности

понятно, что надо было сразу выбросить, теперь уже поздно
я общие рекомендации даю (дистанционно) - конденсаторы небольшой емкости непосредственно на ноги, побольше рядом, провода питания/земли добавить...
но документальную рекомендацию хотелось бы - больше авторитета

В общем, причина использования такого конденсатора, вроде, найдена. Суть в следующем. Конденсаторы из PDN (Power Distribution Network) совместно с ферритовой бусиной образуют паразитные контура. И хотя на ВЧ потери в бусине велики, есть участок (десятки/сотни кГц, единицы МГц - зависит от номиналов элементов), где импеданс бусины носит существенно индуктивный характер. Вот для подавления таких резонансов и вешается этот здоровенный конденсатор.

Идею эту подсказал Станислав (жаль, перестал форум посещать - такого спеца лишились ), позже нашел подтверждение в альтеровском документе AN583, где прямо так и сказано (стр 7):
"...To defeat this low frequency anti-resonance spike, add a large bulk decoupling capacitor to the VCCD_PLL as shown in Figure7 (top)....".

Эти 470 мкФ для напряжения 2 В выливаются в тантал размером 6х3.2 мм что на самом деле не так уж и много. Хотя всё относительно.



А какой смысл от дросселей на высоких частотах (100 МГц ... 1-2 ГГц)? Они пригодны только для НЧ. Кроме того образуется резонансный контур, при высокой добротности последнего можно запросто умертвить камушек при вкл. выкл. девайса (ИМХО). ГУН работает тут на 1300 МГц. На такой частоте практически любой дроссель уже не дроссель. А если и дроссель, то толку от него в мегагерцовом диапазоне не будет. Бусина короткая и поглощает пульсации в широкой полосе, а не накапливает их, чтобы выплюнуть в момент включения или выключения ...

Где вы нашли на 2 В? Я нашел на 6.3 В, это ChipD (и, имхо, надо все равно иметь запас по напряжению, т.е. хотя бы вольта на 4 брать). На моей плате он выглядит просто монстром. Хотя если надо, то придется внедрять. Просто хотелось бы знать, за что борешься.

dxp, На сайте DigiKey. Там параметрический поиск есть. Вот экземпляр на 4В На 2В нет в наличии ...

самые поганые помехи находятся в диапазоне 50Гц-~50кГц. тут ни бусины, ни батареи кондеров не спасают. линейные стабилизаторы тоже шумят нехило.
2dxp: я так понял, что контур образует сама бусина, а кондеры из PDN сдвигают частоту ее собственного резонанса вниз. добавление большого (и низкодобротного) кондера похоже гасит добротность контура утечками

Самые поганые помехи ИМХО это "ШИЛО" от импульсных ИП, их подавить можно только нормальной обвязкой самого ИП синфазными дросселями и прочими наворотами в районе самого ИП, дальше их давить нет ни смысла ни возможности. Конденсатор емкостью 470мкФ вкупе с феритовой бусиной это что-то новенькое.... действительно зачем? Такие емкости эффективны лишь по НЧ, при наличии значительных бросков тока у потребителя... Для CyclonII таких картин не припомню, не уж то что-то кардинально поменялось в схемотехнике PLL?

Для PLL самое поганое - это "иголки", их как раз эффективно гасит бусина.


Суть, как я понял, в следующем: бусина делается на основе феррита с большими потерями, делается это для того, чтобы энергия ВЧ сигнала не запасалась в индуктивности, а рассеивалась в виде тепла, т.е. на ВЧ бусина ведет себя похожим на резистор образом. Но на НЧ (ниже МГц) потери в феррите еще не так велики и бусина является хоть и не слишком добротной, но индуктивностью, которая образует с конденсаторами PDN паразитные резонансные контура. Как раз в районе десятков-сотен килогерц. Поэтому применение такого bulk кондюка давит все эти резонансы и смещает резонанс в существенно НЧ область (единицы кГц), а достаточное большое ESR таких кондесаторов (даже если они называются LOW ESR) вносит потери в контур и давит его добротность.

Дабы не быть голословным, мой пример. У меня бусина BLM21RK102SN1 (muRata), ее реактивное сопротивление (по графику) в районе 1 МГц (ниже не приводится, но на 1 МГц оно еще существенно индуктивное) - порядка 80 Ом, что соответствует индуктивности 12.7 мкГн. С конденсатором емкостью 0.1 мкФ эта индуктивность образует контур с резонансом на частоте 141 кГц, с конденсатором емкостью 10 нФ - резонанс будет на частоте 447 кГц, с 0.47 мкФ - 65 кГц и т.д. С емкостью 470 мкФ получим резонанс на частоте 2060 Гц. Причем при типичном для таких конденсаторов ESR в 100 мОм, получим контур с добротностью порядка 1.5

Понятно, что на сотнях килогерц танталовый конденсатор тоже уже не вполне конденсатор, но все же он вносит вклад - "портит" острые резонансные пики на общем импедансе PDN.

Хм... хорошо, пусть 12.7 мкГн на частоте 1МГц, принимая экспоненциальную форму зависимости индуктивности от частоты, на частоте в 10кГц(частоту выше брать имхо с такими емкостями абсурдно) получим индуктивность в районе 0.9мкГн, тогда резонансная частота контура окажется в районе 200КГц где танталы в принципе не работают. Взяв осциллограф в руки можно убедиться в бессмысленности затеи.
ЗЫ
Керамику 10мкФ в паре с бусиной еще понять можно, но тантал в 470.... как то не укладывается

если импульсник порядка нескольких МГц - то давит, но только с кондерами. сама бусина дает развязку только начиная с десятков МГц. а если импульсник, скажем, кГц 200-300 (у меня такой) - то фига она давит. если, конечно, клок для какой-нибудь PCI, то может и сойдет, а вот для АЦП - все придется вешать, и линейники, и кондеры большие, и дросселя. но на FPGA-шной PLL такое делать, конечно, нельзя.


вот смещения резонанса вниз я там на графике не увидел, только добротность снизили.

Люди добрые, а объясните, пожалуйста, как так получается: на сайте DigiKey этот TAJC477K004RNJ, он типа B, предлагают, в efind.ru тоже, а в datasheet http://www.avx.com/docs/catalogs/taj.pdf его нет?
Кто-нибудь держал его в руках?

На DigiKey даже фоточка есть. Значит держали . Плюс энное количество экзмепляров на складе . Может у них станочик есть специализированный и они прессуют чипы D в чипы B

А вообще не вижу смысла заморачиваться с FPGAшным синтезатором. Джиттер у него большой, как ни крути он только для цифры и пойдёт. Сколько потребляют в динамике синтезаторы на циклоне 3 в документации не отражено. Максимум что там написано, это пульсации в 20 мВ для питания цифровой части синтезатора и ток потребления в статике. Но вот ведь вопрос, какой ток нужен в динамике ? Можно было бы рискнуть заменить этот ChipD на линейный стабилизатор с емкостями меньшего номинала. Будет больше возможностей покуролесить с компоновкой. Но могут возникнуть проблемы типа на ядро питание уже пришло, а на синтезаторы ещё нет. Хотя это уже больше к сказочным мифам ))

С чего вы взяли, что зависимость индуктивности там экспоненциальная? Взял живую бусину и измерил ее индуктивность (как раз на 10 кГц прибор измеряет) - 9.4 мкГн. Это RLC пинцет. Взял тестер, там получилось 15 мкГн, но у него нижний предел 2 мГн, т.ч. тут, видимо, еще с точностью проблемы, но этот дивайс измеряет на частоте 1 кГц и опять не видно зависимости, какую вы приводите. Думаю, что ни мегагерце она такая же, а 12.7 я получил в виду неточного определения индуктивной составляющей импеданса по графику (ну, и разброс значений тоже никто не отменял - процентов 10-15 там только так может быть).


Предложите свой способ устранить влияние паразитных резонансов в PDN?


Дело не только и не столько в источнике импульсном, сколько в том, что на самом питании от работы быстрой логики (особенно, когда ее много и она вся шустро щелкает) могут появляться такие вот короткие "иголки", которые по плейну очень хорошо распространяются ввиду его низкой индуктивности.


Оно там просто не показано, показано лишь, что антирезонансный пик в импедансе поддавлен.

Это не подойдет: Синфазный EMI дроссель 0805?
Если, конечно, у PLL есть отдельная земля..

Причем тут джиттер вообще? Если вам надо АЦП тактировать с малым джиттером, так это из другой оперы. В FPGA PLL нужен для генерации клоков управления логикой, и внешний генератор совсем не заменяет по функциональности встроенный. Например, мне надо два клока - 100 МГц и 200 МГц, причем второй сдвинут относительно первого на четверть периода (это реально, не придумано). Как это получить без использования внутренней PLL?


Земли отдельной нет. Если бы она была, то можно было бы просто вообще сделать полностью отдельное питание PLL и не париться с этими фильтрами. Да, оно и логично, что земля PLL и логики должна быть общей, раз они тесно связаны электрически.

Для чего нужен PLL в FPGA мне известно. Джиттер тут при том, что если что-то где-то плохо сделано, то можно запросто получить метосостояние и потом искать крайних.

ИМХО все эти танцы с бубном черезмерны. У меня щас плата на циклоне 2 лежит на столе (TQFP144 на 4х слоях), и там вот это вот цифровое питание синтезатора посажено туда же где и напряжение питания ядра. Через бусину и парочку конденсаторов известного номинала отфильтровано питание только для аналоговой части. Если на заработет или будет глюкать, отпишусь Но меня терзают смутные сомнения, что не заработает. По привычке не делаю полигон питания PLL. Альтеровцы и сами писали в доках на первые циклоны, что можно и непосредственно цеплять всё это хозяйство к цифре. И с одной стороны они правы. Дополнительный выводы питания сделаны для того, чтобы по ним не бежали разного рода левые токи. У полигона питания индуктивность существенно ниже и тут же развязка. Да, может быть крайний случай когда надо делить полигоны, но это только в том случае, если собственно полигон питания цифры очень сильно зашумлён и звенит так, что не дай бог каждому.

На данный момент предпочитаю на аналоговое питание PLL вешать конденсаторы и бусину без всяких планов. 100 пФ с высокой добротностью для двух трех ножек питания я всегда могу поставить в одном месте и для этого мне не нужен план. Непосредственно рядом с TQFP или под BGA. И туда же бусинку. Один синтезатор - один фильтр питания из конденсаторов и бусинки.

Но это всё потому что проекты мои не на гонку по частотке. Когда тактовая у дерева тактовой частоты будет на пределе ... те же 500 МГц, то тут джиттер в 50 пс типичный для циклонов может сыграть очень злую шутку. А на небольших проектах с невысокой частоткой (100 МГц) можно вполне ограничиться несложными вот такими способами.

И судья мне будет глюк моего железёнка

1) Предположил, что там экспонента, согласен, что неудачно. Измерил Z мостом Е7-20 то что нашлось под рукой: BLM18BD601SN1 на 1МГц => 589 Ом на 10КГц =>40 Ом.
2) Можно попробовать снизить добротность контура с помошью введения чистой резистивной нагрузки, старое избитое забытое.... Второй вариант, при малых токах потребления вводить вместо индуктивности резистор небольшого номинала. С другой стороны, ну откуда там возникнут паразитные контура на таких мизерных токах потребления PLL, повторюсь для CycloneII Altera ничего подобного не рисовала, что такого здесь они натворили, чтобы лепить подобное???


Думаю не будет, пользую П образный фильтр 0.1мкФ => BLM => 0.1мкФ уже давно и во многих проектах, проблем нет. В особо критичных местах, где важен джиттер перестраховываюсь и в фильтре вместо 0.1мкФ использую керамику 10мкФ, в одном месте использовал керамику 47мкФ (требования производителя - не Altera).

Скорее всего все заработает. У меня уже не первый год PLL Cyclone II питается через бусину и три конденсатора (0.1 мкФ, 0.01 мкФ, 0.001 мкФ). И никаких вопросов не возникало. Но тем не менее, считаю, что пренебрегать не надо. У Cyclone III другая технология, он вообще более требователен даже к просто к уровням логических сигналов - в частности, сказано, что при использовании 3.3 В стандартов питания сигнал по переменке не должен превышать 4.1 В, это связано с тем что в этой ПЛИС применен техпроцесс, как они пишут, с 2.5 В транзистором, который толерантен к 3 и 3.3 вольтам, но большого запаса по превышению у него нет. Так и PLL тут другая - аналоговое питание другое, частоты внутренние другие (больше), техпроцесс тоньше. Отсюда и вопросы появляются. Не просто же так они все это написали - наверняка налететь уже успели.

Можно, конечно, забить, но это не наш путь. Если идти по пути сокращения цепей питания, то надо проводить собственные исследования, чтобы гарантировать работоспособность. А если желания/возможностей для этого нет, то лучше следовать рекомендациям.

Кстати, такого документа PGC (Pin Connection Guidelines), где все эти нюансы подключения описаны, для Cyclone II не существует. Такие документы есть для стратиксов (начиная со второго, кажется) и для циклонов 3 и 4. Тоже, видимо, как-то характеризует ситуацию.

Очень актуальная для меня тема - развожу двухслойную плату с EP3C5E144C8N и собираюсь использовать PLL на частоте 200 МГц - 300 МГц ( внутри Алтеры ). Данное обсуждение насторожило. До этого было сделано две платы на такой-же микросхеме, где VCCA делалось линейным стабилизатором TPS76325DBV, на каждый пин по 0,1 мкФ + 0,01 мкФ, не считая конденсаторов самого стабилизатора. VCCD подавалось на каждый PLL через свою бусину и те-же 0,1 мкФ + 0,01 мкФ. Правда, VCCD делалось из 3,3 В тоже аналоговым стабилизатором. Но реально изготовлено было по 1 - 2 экземпляра таких плат и выходные частоты PLL использовались не очень широко, поэтому о большом опыте использования говорить трудно. Но громоздить весь этот зверинец конденсаторов на плату совсем не хочется. Есть надежда на качественное напряжение линейных стабилизаторов ( они используются те-же, что в предыдущих платах ). Смущает вот только резонансный пик из-за наличия бусины с конденсаторами. Тут вроде в обсуждении промелькнула мысль понизить добротность с помощью резистора, а не ставить 470 мкФ. Как-бы это вот грамотно прикинуть ?

Как тема для исследований, вместо тантала можно поставить два керамических конденсатора емкостью 100.0 uF типоразмера 1210 в параллель. Итого - 200.0 uF*6.3V, но тангенс угла (и соотв. ESR) почти вдвое меньше, чем у тантала и, возможно, резонанс повыше.

По занимаемой площади это примерно тоже, что и тантал в корпусе D:

1210*2: 3.3*6.2 мм = 20.46 мм²;
Case-D: 7.3*4.3 мм = 31.39 мм²;

PS. С керамикой 1210 можно даже соорудить двухзвенный фильтр: PLL-C+L+C+L-VCC.

Пренебрегать конечно не нужно, но уровень документа от Altera имхо не на высоте. Могли бы привести параметры ферритовой бусины и конденсатора на 470uF, неужели переработались бы? А все от того, что скорее всего, они сами толком не представляют динамики происходящих в PDN процессов. Какие контура, еще раз спрошу, на таких мизерных токах потребления PLL? Давайте разберемся с токами потребления этого узла в динамике, а уж затем будем строить предположения.


Соорудить можно все что угодно, а нужно ли?

У керамики еще ESR поменьше, поэтому контур получится добротнее. Не лишне будет туда еще резистор порядка 0.1 Ом поставить. Но выигрыш, как вы сказали, тут вряд ли можно будет получить.


Скорее всего использование такого кондея просто универсально решает все проблемы - подходит для работы с любыми бусинами вменяемого номинала, создает премлемую частоту своего резонанса и подходящую добротность контура. Т.е. не заморачиваться с подбором номиналов элементов в каждом случае, а втыкаешь этот и вуаля. Решение с хорошим запасом для почти любых вариантов. Ну, и косвенно обозначили проблему. А кто хочет - тот волен оптимизировать дизайн под свои потребности.

P.S. Да, и нет особой проблемы в большинстве случаев поставить такой конденсатор. Это просто у меня в текущем проекте платка весьма плотная получилась, вот он на ней монстроидально (по сравнению со всеми остальными дискретами) выглядит.

Не вижу смысла в таких решениях (470uF), ну нет там таких бросков тока и взяться им не от куда, пока обхожусь традиционным П образным фильтром, плюс керамика 10мкФ проблем нет, время рассудит.

Не поленился скачал и поставил диск по Eval Board для EP3C25F324. Там есть схема. VCCD питается от того-же источника, что и VCCINT без всякой развязки. Конденсаторы только 0,1 мкФ. Стабилизатор импульсный, LT1959. VCCA ( 2,5 В ) тоже конденсаторы только 0,1 мкФ, модуль питания 2,5 В типа LTM4603EV-1, аж на 6 Ампер. И есть другие микросхемы с питанием 2,5 В, и нет никакой развязки. Такое впечатление, что Алтера свои рекомендации не в грош не ставит. Жалко нет рисунков печатной платы, посмотреть, как они все это развели.

Просто это подтверждение того что: думаем одно, пишем второе, делаем третье

На что в принципе может повлиять зашумленность питания синтезатора? ГУН плавать будет по частотке. Срыва частоты ИМХО не будет, просто увеличенный джиттер. Ну а в системах, где ПЛИС по полной используется, она и потреблять будет не мало и там вплоть до радиаторов дойдёт. Эти 470 мкФ особой погоды не сыграют и просто потеряются на плате. Без них проблем хватит . И конечно в такой системе уже стоит присмотреться к их рекомендациям, т.к. индуктивность у полигонов хоть и маленькая но конечная.

Дело не в бросках тока, а в поддержании низкого равномерного импеданса источника. От VCCD питается цифровая часть PLL, т.е. счетчики-делители и прочая логика, работающие до частот 1300 МГц, и спектр тока потребления там может быть в очень широком диапазоне (шире, чем по VCCA, чем по VCC_INT, чем по VCC_IO), и если в PDN будут антирезонансные пики, что это может приводить к звонам и броскам по этому питанию, что будет иметь выражение в неприятных глюках. Предпочитаю не оставлять за спиной подобные потенциальные пакости.

В общем, суть вопроса по теме ясна, каждый сам выбирает себе решение.



На ките от Terasic оная емкость присутствует в полный рост. Но там тайваньские товарищи "забыли" поставить бусину, вследствие чего смысла в этой емкости весьма немного. Все эти штуки делают люди, а у людей у разных и мера понимания разная. Все ошибаются. Чипы альтеровские проектируют одни люди, киты - совсем другие, и не факт, что те и другие общаются. Тоже в свое время удивлялся, почему интел делает лучшие процы для РС (во времена еще первых-вторых пней), а материнки интеловские при этом весьма посредственные, и тот же асус делает оные куда лучше. Причина та же - лучшие люди фирмы работают на наиболее приоритетных направлениях, а второстепенные задачи решаются по остаточному принципу. Т.ч. кит по определению не обязан быть референс-дизайном, тут уж как получилось.

Страшная в своей простоте мысль осенила - а вдруг в той Алтеровской плате PLL вообще не используется! А питание всеравно надо подавать, вот они и подали. Пошел разбираться дальше.

Вроде разобрался. PLL в исходниках поминается, да и судя по схеме без него не обойтись. Считаю вопрос для себя закрытым. Плата у меня снаружи Циклона3 не очень быстрая, сам Циклон3 самый маленький, питания 1,2 В и 3,3 В делаются аналоговыми стабилизаторами. Делаю как делал и уповаю на удачу

Есть идея отфильтровать питание PLL с помощью трёхвыводного конденсатора Murata NFM18PS105R0J3D (http://search.murata.co.jp/Ceramy/CatalogA...;sParam=nfm18ps)

Т.е., например, со слоя питания VCCINT (0.9В) переходное на NFM18PS105, затем с NFM18PS105 - переходное на пад VCCD_PLL. Видит ли кто-либо потенциальные проблемы в таком подключении?

в смысле обойтись одним чипом? не пойдет. а вот вместо бусины очень даже, у NFM характеристики получше

Да, проблема в том что (как следует из названия этой детали) она фильтрует EMI, то есть уменьшает шум, наводимый вашей схемой на внешние устройства, а не наоборот. И емкость великовата.

to vadimuzzz:
Не расскажете ли почему нельзя обойтись одним чипом? NFM по сути есть проходной конденсатор со значительно уменьшенной индуктивностью подключения к земле. Т.е. проблемы антирезонанса из-за собственной индуктивности нет (как в случае с ferrite bead), следовательно и давить этот антирезонанс ёмкостью после фильтра не нужно.

to DmitryR:
Думаю, проходной конденсатор работает в обе стороны

нужно сделать источник напряжения низкоимпедансным в широком диапазоне частот, без батареи кондеров тут не обойтись. насчет антирезонанса - тема скользкая, лучше промоделировать, учесть дорожки и переходные отверстия. если клок не очень ответственный, то число конденсаторов можно и уменьшить, я обхожусь 3-мя + бусина (нужна по-любому, если питание ядра ПЛИС идет с того же источника).

В документе AN583 для подавления резонансного пика при расчете используется 47uF. Думаю, этого вполне достаточно. И вообще, не исключаю ошибку в Pin Connection Guidelines.
А в схемах AN583 C1b, C2b - вообще по 4.7uF.

Так NFM по сути и есть конденсатор с высоким insertion loss в широком диапазоне частот.

Проходной конденсатор служит для передачи сигнала (питания в данном случае) внутрь экранированного объекта (назовем так).
Ферритовую бусину он не заменит.

Как я понимаю проблему: вход CMOS имеет высокое сопротивление для почти любой частоты (его активное сопротивление огромно, а емкость составляет 3-5 пф). Поэтому вставка в разрыв присоединенной к нему цепи устройства, имеющего высокое сопротивление току высокой частоты ничего не даст, необходимы устройства сливающие высокую частоту на землю через низкое сопротивление. Таким устройством является батарея конденсаторов разной емкости, каждый на свой диапазон частот. Катушка же, имея сопротивление переменному току всего сотни ом лишь ограничивает пиковый ток высокой частоты, текущий через конденсаторы на землю.

нужны не вносимые потери, а низкий импеданс. этот конденсатор не заменяет больших конденсаторов, особенно танталовых.


отчего же нет? смотрим вот на характеристики, и вполне заменяет. для высокочастотных устройств особенно хорошо

К размышлению: http://www.murata.com/products/article/pdf/ta0763.pdf

Раз речь идет про питание, то там скорее всего речь идет не о входе CMOS (gate), a о source (VCC) и drain (GND) внутренних транзисторов. Конечно, это упрощение, есть еще и ёмкость корпуса и кристалла итп, а питание аналоговых частей (PLL) представляет собой иную нагрузку. Но в нулевом приближении цифровое питание FPGA есть низкоомная нагрузка.

to vadimuzzz
Конечно, я не говорю не о замене танталов на NFM

Еще раз опишу ситуацию:
Питание VCCD_PLL для Stratix IV - 0.9V, средний ток - 10 mA. Gитание ядра VCC - также 0.9V, потребление допустим до 7-8 A с большими бросками.
Под VCC выделен слой питания со слоем земли. Для VCCD_PLL отдельного слоя нет, а возможно и островка не получится. Питание VCC развязано конденсаторами X2Y, но хочется еще дополнительно отфильтровать VCCD_PLL. Место для фильтра еть только под BGA (шаг 1 мм), т.е. максимум можно поставить один корпус 0603, два корпуса 0402 не поместятся. Моя идея состоит в том, чтобы со слоя питания VCC сделать via на нижний слой, затем на "входной" пин NFM18PS, затем с "выходного" пина NFM18PS - на другое via которое идет на верхний слой и на пад VCCD_PLL. Конечно, добавится индуктивность via (порядка 1.5 нГ) но эта индуктивность будет последовательна с сигналом, а параллельная индуктивность ёмкости на землю будет значительно меньше, чем у обычного конденсатора 0402 (если правильно поставить via с земли NFM на слой земли)

а я понимаю так: ток потребляется импульсами, очень короткими, поэтому имеющими очень широкий спектр. чтобы ликвидировать просадку в широком диапазоне частот и нужна батарея (иначе взяли бы идеальный конденсатор большой емкости с нулевой паразитной индуктивностью). индуктивность включенная последовательно (а можно и фильтр EMI) развязывает эту батарею от источника


это как посмотреть. фазовый детектор откуда запитан? а charge pump?

Смотрим на характеристику. Левая часть - из-за конденсатора, чем больше частота, тем меньше сопротивление (на землю), тем больше давятся помехи. Начиная со 100 MHz действуют паразитные индуктивности (выводов на землю), и фильтрация помех ухудшается. В-принципе, 60..40 dB это тоже здорово. Но с ферритовой бусиной будет давиться именно эта ВЧ часть.
В данном конденсаторе последовательная индуктивность мала (чисто индуктивность проводника). Т.е., получается, что последовательной индуктивности в цепи нет. И фильтровать с помощью этого конденсатора придется все помехи от источника питания.
P.S. Важно, чтобы палки от переключения ПЛИС, пролезающие на питание (и палки от импульсного источника питания, если он настолько плох) не пролазили в питание ФАПЧ и не сбивали ее работу. Именно ВЧ-импульсы.

у меня нет под рукой результатов, но несколько лет назад в нашей конторе обмеряли параметры разных бусин и проходных конденсаторов в очень широком (до 20ГГц) диапазоне частот. так вот бусины хороши где-то до гига-двух, дальше рулят NFM (у них вообще почему-то рабочий диапазон пошире), потом - однослойные конденсаторы. причем все эти штуки ведут себя как элементы с вносимыми потерями, т.е. сходным с бусиной образом, рассевают ВЧ колебания в тепло (понятно, это все находится за гарантируемым производителем частотным диапазоном). меня это тогда позабавило тогда, но особого значения я не придал, мне до гига хватает.

В каком-то документе вычитал и сохранил:

Что уж говорить о гигагерцах, там самые мизерные паразитные емкости и индуктивности начинают влиять.
А NFM - это что? НеФерроМагнетики? У них, наверное, индуктивность сохраняется до более высоких частот. А, может быть, конструкция определяет меньшие паразитные емкости. В случае установки элемента на плату все, что было намеряно до этого, можно забыть.
Я плохо представляю, как и чем можно мерить на 20 GHz.
В-общем - если нарисовали бусину в даташите - надо ставить.

я бусины и ставлю, а насчет NFM - так, вспомнилось
насчет индуктивностей, те результаты, что мне показывали говорят, что на высоких частотах индуктивности не являются определяющим фактором. судя по всему, это материал диэлектрика. потому что даже 1-слойный конденсатор (просто кусок керамики с металлизацией с 2 сторон) работает там как высокочастотное сопротивление.

Нет конечно. Это конденсатор, там та же керамика X5R (в лучшем случае)



Хотелось бы понимать физический смысл происходящих процессов, а не ставить вслепую, ибо все зависит от конкретного дизайна. Где-то можно вообще питание PLL напрямую к слою питания ядра подключить